为满足现代数字无线系统、通信、高精度成像系统、高速数据采集系统等对于高速、高精度A/D转换器的需求，一些IC制造商推出另外一种采用流水线结构（Pipeline）的单片ADC。这种新的A/D转换技术能够提供优异的动态特性，可对输入信号高速、高精度采样，并且具有令人满意的低功耗并可提供小尺寸的芯片（小尺寸意味着低价格），应用前景十分广阔。下面简要介绍其工作原理和应用特点。

工作原理

流水线（或称为子区式）ADC采用多个低精度的闪电式ADC对取样信号进行分级量化，然后将各级的量化结果组合起来，构成一个高精度的量化输出。每一级由采样/保持电路（T/H）、低分辨率ADC和DAC以及求和电路构成，求和电路还包括可提供增益的级间放大器。

一个N位分辨率的流水线ADC完成一次采样的流程大致如下：首级电路的采样/保持器对输入信号取样后先由一个M位分辨率的粗A/D转换器对输入进行量化，接着用一个至少N位精度的乘积型数模转换器（MDAC）产生一个对应于量化结果的模拟电平送至求和电路，求和电路从输入信号中扣除此模拟电平，并将差值精确放大某一固定增益后送交下一级电路处理。经过L级这样的处理后，最后由一个较高精度的K位细A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来构成高精度的N位输出。为了便于纠正重叠误差，流水线各级电路都留有冗余位，即满足：L·M+K＞N
流水线ADC的误差源主要包括：
·各级粗ADC的增益、偏置与线性误差
·各级DAC的增益、偏置及线性误差
·各级DAC的建立时间
·各级求和电路的增益、偏置、线性及建立时间误差
·细ADC的增益、偏置与线性误差

这些误差会进一步影响流水线ADC的样本转换，导致整个ADC 转移函数的非线性与失码。新型单片流水线ADC普遍采用数字校正技术来消除这些误差。校正的方法一般是从后向前逐级测出每一级的误差，将误差保存于内部存储器，正常测量时再取回该误差对各级的转换结果进行修正。

流水线ADC中各级电路分别有自己的跟踪/保持电路，因此当信号传递给次级电路后本级电路的跟踪/保持器就可释放出来处理下一次取样。这样提高了整个电路的吞吐能力，一次采样可在一个时钟周期内完成，但随之而来的另外一个问题就是流水线延迟，每次取样的转换结果要等待若干个时钟周期延迟后才能出现在输出端，幸运的是对于大多数应用来说这种延迟的影响并不显著。

性能特点

流水线ADC的主要特色在于优异的动态性能，能够对接近甚至超出奈奎斯特频率的信号进行过采样或欠采样。用于通信系统可直接对IF信号进行采样或实现IF信号的直接下变换（DDC），用于成像系统可实现高分辨率、高品质的图像采集，优异的频域和时域特性也能够满足高速数据采集系统的要求。

衡量高速ADC动态性能的主要指标有：信/噪比（SNR）、信号与噪声、失真总和之比（SINAD）、总谐波失真（THD）、无杂散动态范围（SFDR）等。其中SNR指被测信号的RMS（均方根）值与奈奎斯特频率范围内、不包括直流和谐波成分的所有其它乱真信号RMS值之比；SINAD是指被测信号的RMS值与奈奎斯特频率范围内所有其它成分的RMS值之比（包括噪声和谐波，但不包括直流成分）；THD是指谐波分量的RMS 值与输入信号之比；SFDR代表被测信号与最高的杂散（谐波）分量之比。

要发挥流水线ADC的优异性能，除了选择合适的器件外，还要对其基准电路、信号输入电路、偏置电路和电源去耦及印制板布线等进行仔细的设计。