自从2024年9月佳能推出纳米压印光刻(Nanoimprint Lithography, NIL)技术的首个商业版本后,这项技术有朝一日可能会颠覆最先进的硅芯片的制造。纳米压印光刻(NIL)技术能够图案化小到14纳米的电路特征,使逻辑芯片能够与现在大规模生产的英特尔、AMD和Nvidia处理器相媲美。 NIL系统提供的优势可能会挑战主导当今先进芯片制造的价值1.5亿美元的机器,即极紫外(EUV)光刻机系统。如果佳能是正确的,它的机器最终将以极低的成本提供EUV质量的芯片。 该公司的做法与EUV系统公司完全不同,后者完全由总部位于荷兰的ASML制造。这家荷兰公司使用一种复杂的工艺,从千瓦级激光开始,将熔化的锡滴喷射到发出13.5纳米波长的等离子体中。然后,这种光被专门的光学器件引导通过真空室,并从有图案的掩模反射到硅晶片上,从而将图案固定在晶片上。 相比之下,佳能的系统,这是运到国防部支持的R&D财团得克萨斯电子研究所,似乎几乎滑稽简单。简而言之,它将电路图案压印到晶圆上。 纳米压印光刻:更小、更便宜 NIL从一个类似光刻的过程开始。它使用聚焦的电子束在“掩模”上写下图案。在EUV,这种图案被反射到镜子上,然后被反射到硅上。在NIL中,由石英制成的所谓的主掩模或模具被用于创建也由石英制成的多个复制掩模。 然后,复制掩模被直接压在涂有液体树脂(称为抗蚀剂)的晶片表面上,就好像它是一个印章一样。然后,汞灯发出的紫外线——20世纪70年代芯片制造中使用的那种——被用来固化树脂,并允许掩模从晶片上移除。因此,来自主掩模的相同图案被压印到硅上的抗蚀剂上。就像在基于光刻技术的芯片制造中一样,这种模式引导着一系列蚀刻、沉积和其他制造晶体管和互连所需的过程。 印第安纳州普渡大学极端环境下材料中心的领导人、EUV光源专家Ahmed Hassanein说:“这看起来是一种简单而聪明的方法,可以推进无光源纳米光刻技术,实现高精度图案化。与EUV系统相比,该系统还具有能耗更低、购买和运营成本更低的优势。” 佳能声称,与EUV相比,这种直接接触方法需要的步骤和工具更少,从而使过程更简单,运营成本更低。例如,与采用250瓦光源的EUV系统相比,佳能估计NIL只消耗十分之一的能量。 此外,NIL在工厂的洁净室地板上占用了更少的极其宝贵的不动产。今天的EUV系统有双层巴士那么大,大约200立方米。但是四个零系统的集群占据了不到一半的体积(6.6×4.6×2.8米),尽管还需要占据另外50立方米的掩模复制工具。 20年后商业化 但是这种简单性是伴随着漫长而昂贵的开发过程而来的。二十多年前,当佳能在2004年开始努力时,几个研究实验室已经开始开发NIL技术。2014年,为了加快进度,佳能收购了位于得克萨斯州奥斯汀的分子印记公司(MII),该公司是该技术的早期领导者。该子公司更名为佳能纳米技术公司,现作为美国R&D NIL研发中心。 然而,即使将MII加入佳能的R&D工具箱,也花了20年才把这项技术推向市场。佳能光学产品业务副首席执行官Kazunori Iwamoto在位于东京以北100公里宇都宫的NIL生产基地告诉IEEE Spectrum,在那段时间里,佳能必须跨越几个很高的工程障碍。 在大多数芯片制造中,抗蚀剂,即保持电路图案的聚合物树脂,被均匀地涂在晶片表面。但是这种方法对NIL无效,因为过量的树脂会在压印过程中从掩模下渗出,干扰下一步的压印操作,导致缺陷。所以取而代之的是,佳能利用其喷墨打印技术,以最佳的量来应用抗蚀剂,以匹配电路图案。此外,抗蚀剂的毛细力被优化以在接触时将材料吸入掩模的蚀刻图案中。 佳能还必须防止压印过程中气泡进入晶片和掩模之间,气泡会干扰工具将掩模与晶片上已有的任何电路特征对准的能力。答案是设计一个中间更薄的可弯曲掩模。在冲压过程中,压力首先施加到掩模的中间,这将中心向外推,以首先与抗蚀剂接触。然后两个表面之间的接触继续径向向外,迫使空气从边缘离开。这与你在智能手机上应用屏幕保护时避免产生模糊气泡的做法没什么不同。 除了通过发展环境控制技术来处理微粒污染之外,校准问题可能是最令人头痛的问题。 当电路图案层被压印在另一层的顶部时,精确的重叠控制对于确保通孔(传输信号和供电层之间的垂直连接)正确对准是至关重要的。NIL工艺允许一些回旋余地,但在纳米水平上工作意味着对准误差很容易发生。例如,它们可能由晶片平整度和表面特征的变化、不精确的晶片和掩模放置以及压印过程中掩模形状的变形引起。为了最大限度地减少这种失真,佳能使用了一系列自动化技术。这些包括保持对操作温度的严格控制,施加压电力(piezoelectric force)以校正掩模形状的变形,以及施加来自激光器的热量以膨胀或收缩晶片并使其和掩模更加对准。 “我们称这种专有技术为高阶失真校正,”Iwamoto说。"应用它,我们现在可以以1纳米的精度覆盖电路图案." NIL技术和压印世界 面对所有这些问题,佳能的工程师们创造了一种相对简单的光刻工艺。它开始于创建一个主掩模。像其他光刻掩模一样,这是通过使用电子束光刻蚀刻图案制成的。主掩模包含要印刷的电路设计的凸起图案,尺寸为152.4×152.4毫米,约为光刻法所能生产的最大芯片面积的25倍。 从该主掩模制造多个具有凹陷图案的复制掩模。每个复制掩模可以生产多达80批,每批包括25个晶片。所以一个复制品可以为2000个晶片制作一层电路。 为了说明NIL的拥有成本更低,Iwamoto将它与先进的氟化氩(ArF)浸没光刻系统进行了比较,该系统是EUV光刻技术的前身,目前仍在广泛使用,用于生产20纳米宽的接触孔密集阵列。Iwamoto说,对于同样的产量,NIL系统以每小时80片的速度工作可以降低43%的拥有成本。 佳能的目标是通过进一步减少颗粒污染,提高抗蚀剂的质量,完善和优化NIL工作流程,实现每个复制掩模能够生产340批的100wph计划。Iwamoto估计,实现这一目标后,相对于浸没式光刻的拥有成本将下降到59%。 谁将成为早期采用者? 尽管有潜在优势,由于主流EUV光刻设备制造商已经在系统及运营中投入巨资,要在他们的生态中增加一种不同类的设备并不是一件容易的事情。 “过去十年里,EUV已经确立了自己作为主流技术的地位,”Iwamoto说。“它克服了许多挑战,能够实现高生产率,并有一条生产更小图案的道路。如果NIL要参与竞争,它需要提高产能,延长模具寿命,改善颗粒和碎片管理,并提高产量。” 但前提是,这项技术必须进入工厂才能在实践中改进。Iwamoto说,在收到几个来自日本和国外的潜在客户的询问后,他们正在进行讨论并提供NIL演示。佳能表示,除了将第一个商业系统运送到德州电子研究所之外,Kioxia称东芝存储器已经测试NIL系统好几年了,现在正在评估将其用作原型存储芯片的生产工艺。 Iwamoto还指出,佳能正在维持一个积极的NIL应用路线图,计划从2028年开始生产高分辨率掩模,可以生产20纳米线宽和5纳米重叠精度的3D NAND闪存。对于DRAM,目标是10纳米线宽和2纳米覆盖,而逻辑器件计划达到8纳米线宽和1.6纳米覆盖。如果这些目标在该时间框架内实现,同时提高晶圆产量,NIL可能成为EUV技术的一种有吸引力的替代方案,特别是对于精度和成本效益至关重要的应用。(编译:镨图文)
|