随着系统速度不断提高及设计不断缩小，电路设计人员保持信号的理想数字特点正变得日益困难。电路中的速度越来越高、电路越来越密，引起了一系列非预期的电气事件，影响着电路操作。部件放置、走线布局、噪声和小信号变化，都在日益影响着高速设计。例如，当电路在上GHz的频率上运行时，走线电感在设计中就显得更为重要。

工程师必须迅速找到和分析噪声、建立时间和保持时间超限、毛刺、亚稳定问题、总线争用、抖动和其它信号问题。在观察信号行为，查看有问题的高速数字信号的模拟表示时，许多数字问题确定起来要更加简便。

尽管问题可能表现为数字脉冲放置错误，但问题信号的根源可能与信号的模拟特点有关。在低幅度信号变成假逻辑状态时，或在低速上升时间导致脉冲在时间上发生位移时，模拟特点可能会变成数字问题。在观察数字脉冲流时，查看同一脉冲的同时模拟视图，是调试这些问题的第一步。

噪声是指数字系统中不想要的任何信号。传输线、地弹、反射、串扰、振铃、波传播都是越来越密、速度越来越快的芯片给当前电路设计带来的噪声问题。由于逻辑中拥有更快的上升时间(几volts/ns的转换速率)，工程师经常要调试上升时间小于1ns的高速设计。

传输线效应

在信号沿着线路来回传播的时间超过完成转换所需的时间时(在2Tprop>Trise时)，连接可以作为传输线对待。

对FR4材料制成的典型电路板来说，其传播速度约为15cm/ns。在1ns的上升时间时，比7cm长的任何轨迹都可能会产生传输线效应。由于反射和振铃，源信号和目的信号(接收端)通常不同。在测量这些速度的信号时，探测线路的接收端非常重要。

振铃和反射

阻尼不足的谐振电路可能会导致振铃和过冲。电源旁路不足、连接到设备的电源线和地线太长、探测技术差，都会引起振铃和过冲。不匹配或未端接线路的反射会导致毛刺或其它转换问题。

这些效应可能会导致不想要的状态转换或定时不确定性。某些数字电路会不频繁地重复码型。拥有充足带宽和取样速率的数字示波器可以轻松地实时捕获这些不重复的事件。

探头和探测技术影响着测量质量。高电容负荷可能会降慢信号边沿，在产生某些问题的同时，也会掩盖某些问题。让探头接触电路节点，可能会导致某种症状消失。来自探头地线的电感和来自探头输入的电容，会构成表现为振铃的串联谐振电路，除非谐振频率提高到示波器带宽以上。

缩短探头地线及降低输入电容，可以提高谐振频率。传统探头的负荷电容可以高达10-15pF。有源探头减少了这一问题。

带宽和取样速率对查看反射来说非常重要。上升转换的反射位于转换区域内。对时钟信号，这可能会导致定时不确定性，或在时钟输出中导致抖动。

地弹

地弹是接地线中的电流尖峰导致的设备接地参考中发生的位移。在设备上多个输出同时开关时，它们会生成大的瞬时接地电流。搭接线、地线和回路中的电压跌落会导致设备内部的接地电位“反弹”超过系统接地。开关或未开关的输出中振铃或毛刺过多，可能会在其它设备中导致不想要的转换。地弹甚至可能会导致设备丢弃数据。

串扰

这通常是数字设计中的问题，其中异步线路耦合到时钟线路中。串扰会导致假转换或“上拉”时钟边沿，产生定时误差或建立时间和保持时间超限。在上升时间加快时，程序会恶化。长探头地线会让您看到“假串扰”，因为长地线会产生大的电路环路。

在示波器上观察串扰时，应考虑通道数量、取样速率和带宽。为在DPO上实时捕获信号，应在所有通道上设置充足的取样速率。

例如，在电路板走线上的快速转换信号耦合到(以电容方式和电感方式)附近信号路径时，就会产生串扰。

在调试过程中应考虑三种串扰模式：电感(或变压器)耦合的串扰、后向串扰和前向串扰。

当脉冲在线路(入侵者)上传播时，其会使用电流尖峰改变下一个位置，感应一个磁场，从而发生电感或变压器耦合的串扰。这个磁脉冲又会在第二条线路(受害者)上感应一个电流尖峰。变压器在前向产生两个极性相反的电压尖峰，在后向产生两个正的尖峰。

后向串扰是受害者线路在源方向上扩展的相同极性之和。它被视为小的宽脉冲，其宽度相对于线路长度。后向串扰幅度与入侵者脉冲的上升时间无关，而依赖于互阻抗值。

前向串扰是两个极性相反的脉冲之和，这两个极限取决于电容和电感的相对值。它传播到原始的入侵者线路。在受害者线路末尾可以看到前向串扰，是很窄的尖峰，其宽度为入侵者脉冲的上升时间。入侵者脉冲上升时间越快，幅度越高，脉冲形状越窄。前向串扰依赖成对的线路长度。在串扰位置沿着入侵者脉冲边沿传播时，受害者线路中的前向串扰会收到更多的能量。