现今许多数据采样系统都包含高速、高分辨率的ADC（模拟-数字转换器）。出于低成本和低功率损耗的需要，这些系统通常采用基于CMOS的开关电路和以电容为基础的ADC进行设计。当中的ADC采用非缓冲的前端直接与采样网络进行耦合。为了有效的降低噪声和信号失真，因此有必要使用高速、低噪声、低失真的运算放大器驱动ADC。而要达到失真最小，运算放大器的输出必须在ADC的采集时间内稳定到预定的数值。
通常测量运算放大器的稳定时间可以通过datasheet给出的频率响应时间计算，也可以用示波器通过探针测量输出，但是那样受示波器分辨率的限制。有时，运算放大器的输入和输出的不同被放大以提高精确度。这些方法都受到示波器分辨率或者电路寄生参数的影响。此外，运算放大器的稳定时间会受到示波器的探针的寄生电容和寄生电感的影响。另外一种方法，将输入和输出的差异放大可以增加测量的精确度。以上提到的方法都没有考虑ADC采样电路和封装的寄生电容和寄生电感。
稳定时间（settling time）指的是从理想的瞬态阶跃输入到闭环放大器的输出参数的数值保持在对称误差区域内所占用的时间。稳定时间包括非常短暂的传输延迟时间，以及输出稳定到最终值所需要的时间，这个时间主要是从过载的情况转变到预定的在允许误差范围的输出。对于高分辨率的ADC，误差的范围通常是ADC的最低有效位（LSB-least significant bit）的四分之一。
