【产通社，3月24日】随着晶体管尺寸的不断缩小，HKMG（high-k绝缘层+金属栅极）技术几乎已经成为45nm以下级别制程的必备技术。不过在制作HKMG结构晶体管的技术方面，业内却存在两大各自固执己见的不同阵营，分别是以IBM为代表的Gate-first技术流派和以Intel为代表的Gate-last技术流派，尽管两大阵营均自称只有自己的技术才是最适合制作HKMG晶体管的技术，但一般来说使用Gate-first技术实现HKMG结构的难点在于如何控制PMOS管的Vt电压（门限电压），而Gate-last技术的难点则在于技术较复杂，芯片的管芯密度同等条件下要比Gate-first技术低，需要设计方积极配合修改电路设计才可以达到与Gate-first技术相同的管芯密度级别。

其中，Gate-last阵营方面，目前已经表态的除了Intel公司之外（从45nm制程开始，Intel便一直在制作HKMG晶体管时使用Gate-last技术），主要还有芯片代工巨头台积电（TMSC），后者是最近才决定在今年推出的28nm HKMG制程产品中启用Gate-last技术。

Gate-first阵营中，支持者主要是以IBM为首的芯片制造技术联盟Fishkill Alliance的所属成员，包括IBM、英飞凌（Infineon）、NEC、Global Foundries、三星（Samsung）、意法半导体（STMicroelectronics）以及东芝等公司（Toshiba），尽管该联盟目前还没有正式推出基于HKMG技术的芯片产品，但这些公司计划至少在32/28nm HKMG级别制程中会继续使用Gate-first技术，不过最近有消息传来称联盟中的成员三星则已经在秘密研制Gate-last技术。另外，台湾联电公司（UMC）的HKMG技术方案则较为特殊，在制作NMOS管的HKMG结构时，他们使用Gate-first技术，而制作PMOS管时，他们则会使用Gate-last技术。

专家指出，不管使用Gate-first和Gate-last哪一种技术，制造出的high-k绝缘层对提升晶体管的性能均有重大的意义。high-k技术不仅能够大幅减小栅极的漏电量，而且由于high-k绝缘层的等效氧化物厚度（EOT: equivalent oxide thickness）较薄，因此还能有效降低栅极电容。这样晶体管的关键尺寸便能得到进一步的缩小，而管子的驱动能力也能得到有效的改善。

不过，采用high-k绝缘层的晶体管与采用硅氧化物绝缘层的晶体管相比，在改善沟道载流子迁移率方面稍有不利。