互联网的发展繁荣了整体网络产业，带动了新的网络通讯设备的开发，更重要的是，还刺激了半导体芯片的更新换代。以下介绍网络设备中所使用到的IC元件，包括网卡(NIC)控制芯片、交换器集线器(Switch HUB)控制芯片、互联网处理器(Internet Processor)芯片、网络安全(Network Security)芯片以及网络处理器(Network Processor)芯片等。

一、网络接入设备中的ASIC元件

网络接入设备中所使用的芯片，这一类网络设备主要的功能是负责去处理网络传输时的电气信号和通讯协议(Protocol)，如果以网络架设的范围来看，也可以说是属于局域网络(Local Area Network，LAN)的范围，目前在局域网络当中主流的通讯协议是IEEE 802.3 Ethernet系列。

在局域网络当中为了要让每台电脑之间能够互相通讯，有两种网络设备是必须的。一是网卡(NIC)，二是集线器(HUB)。

1. Ethernet网卡控制芯片

一张Ethernet网卡的控制芯片是由三部份电路所组成，分别是MAC芯片、物理层(PHY)芯片，及收发器(Transceiver)芯片。

(1)MAC(Media Access Controller)

MAC芯片的组成单元可细分为三部分子电路，分别是通讯协议控制器(Protocol Controller)、缓冲记忆体管理(Buffer Memory Management)电路，以及汇流排接口电路(BUS Interface)。

(A)Protocol Controller
Protocol Controller电路是用来处理IEEE 802.3 CSMA/CD的算法，包含封包的收送，侦测碰撞(Collision)现象，重送机制(Backoff)等。它对外和PHY沟通的界面在10M/100M网卡控制芯片是采用数据宽度为4 Bits的MII(Media Independent Interface)界面，到了1000M网卡控制芯片则是采用数据宽度为8Bits的GMII(Gigabit Independent Interface)界面。

(B)Buffer Memory Management
Buffer Memory Management电路，Protocol Controller会将收到的数据先暂存到内部FIFO Memory当中，等到芯片取得系统汇流排的控制权后，Buffer Management负责将FIFO中的数据搬移至系统记忆体当中，如果以数据存储控制的方式来区分，又可分为传统以I/O Mode存储数据的NE2000相容模式，以及目前较为流行利用描述清单(Descriptor List)配合BUS Master来搬移数据等两种方式。前者数据搬移的速度将受限于CPU执行I/O存储命令的频率，后者因为网卡芯片可以直接控制系统记忆体的汇流排，所以数据搬移的速度会比较快及有效率。

(C)BUS Interface
BUS Interface电路，主要是负责NIC 和Host CPU之间数据的传递，在个人电脑上使用的10M/100M 网卡大多是采用32 Bits PCI Bus，只有伺服器上使用的网卡或1000M网卡才会用到64 Bits PCI Bus。在笔记型电脑上则是采用PCMCIA Bus或CardBus来作为传递数据的界面，在Embedded System上因为考虑到系统的简化，传递数据的效率反而是其次。所以会使用到ISA Bus来当作界面。

(2)物理层(PHY)芯片

在物理层芯片方面，因为它牵涉到信号的传输媒介，为了让不同厂商生产的网络设备都能够互相连接起来，IEEE和其它相关制定标准的单位制定了许多国际标准来规范通讯的方式，例如10M/100M Ethernet的IEEE 802.3u、1000M Ethernet的IEEE802.3ab、无线网络的标准IEEE 802.11b、家用电话线网络的标准HomePNA 1.0、HomePNA 2.0、ADSL MODEM的标准ITU G992.2(G.Lite)、ITU、Cable MODEM的标准ITU J.112(DOCSIS)、DOCSIS等。这些标准的内容不外乎是规定传输速率、调变方式、信号品质、通讯协议(Protocol)等。

以10M/100M Ethernet使用的IEEE 802.3u标准为例，就规范了物理层(PHY)芯片的主要功能，包括4B/5B编码/解码、加扰/去扰、自动交流(auto-negotiation)等。先由Auto-negotiation负责和对方协商出两边网卡都能够执行的连线速度，然后将双绞线收发器送过来的5个bits的数据解除控制码后，变成4个bits的数字数据，最后将此数据经由MII界面送给MAC来使用。

(3)收发器(Transceiver)芯片

收发器芯片的主要功能是处理网络最前端的电气信号，将网络线上串行数据的电气信号转变为并列的数字信号，再将此数字信号传递给物理层(PHY)芯片来接收，这颗芯片的功能须要由模拟电路的技术来达成，目前较为常用的设计方法是利用CMOS电路来完成。但是其良率会受到制程很大的影响。为了让良率不受到制程的影响，所以也有的厂商是利用DSP技术来完成收发器的功能，但是相对的芯片的成本也将会提高。

(4)三合一芯片

所谓的三合一芯片，就是将网卡控制芯片中MAC、PHY、Transceiver这三部份电路作垂直整合，变成单一芯片。在台湾，10M/100M Ethernet PCI三合一网卡控制芯片出货量最大的是瑞半导体(Realtek)出品的RTL8139系列，10/100M Ethernet PCMCIA三合一网卡控制芯片出货量最大则是亚信电子(ASIX)出品的AX88790系列。至于10/100/1000M网卡控制芯片，目前大都只推出纯MAC的控制芯片，三合一的10/100/1000M网卡控制芯片目前只有几家国际大厂有推出，如BROADCOM的BCM5701。

(5)新技术的支持

为了减轻CPU在处理互联网网络封包时的负担，Internet Protocol的处理已经被加入至网卡控制芯片当中，例如National Semiconductor的DP83820芯片加入了IP、TCP、UDP的Checksum计算，并增加了对802.1Q VLAN tagging的支持，即当收到一个含有VLAN tag的封包时可以自动的将VLAN tag去除，也可将VLAN tag自动加到要送出的封包当中。同时也支持802.1D、802.1Q优先排队(priority queueing)。

2. 集线器(HUB)芯片

目前的主流的集线器芯片是交换式集线器(Switch HUB)芯片。交换器所要处理的数据包含物理层和数据链结层二层。一般对于只处理到数据链结层数据的交换器我们称之为第二层交换器(Layer 2 Switch)。如果是第三层交换器(Layer 3 Switch)就必须能够处理到网络层(Network Layer)的数据，即利用IP Header来判断封包的路由。一个完整的Layer 2交换器芯片是由以下数个电路所组合而成:

(1)MAC电路

它的功能同我们在介绍NIC时所介绍的MAC是一样的，只是如果是8 端口Switch HUBController，它的内部就需要用到8个MAC。

(2)地址解析电路

决定封包路径的电路我们称之为地址解析电路(Address Resolution)，一般来说8端口Switch HUB至少可以在Lookup Table当中记录1024个MAC Address地址。地址解析电路又是由下面三个子电路所组合而成:

(A)地址学习电路(Address Learning)
它是将输入封包的来源地址(Source Address)经由Hash演算法求得到一个指向内部Lookup table的地址，再将来源地址和来源埠两项资讯一起记录至Lookup table当中。

(B)地址搜寻电路(Address Lookup)
它是将输入封包的目的地址(Destination Address) 经由Hash演算法求得到一个指向内部Lookup table的地址，利用此地址将已记录在Lookup Table当中的数据拿出来和封包中的目的地地址做比对，如果发现有符合的地址就通知接收电路将此封包交由查询到的埠来传送，如果没有发现有符合的地址，则就将此封包广播给所有的埠。

(C)计算记录寿命电路(Aging)
它会重复地去检查Lookup Table中的每一项记录，并将检查过的数据项中的aging栏减1，如果此栏的值被减为零，则代表此项数据已经很久时间没有电脑来使用到。为了让Lookup Table可以服务更多的机器，计算记录的寿命电路会自动地将此记录由Lookup Table中永远删除，以防止过时的记录继续霸占着Lookup Table记忆体的空间。最后导致Lookup Table无法记录新的数据。

(3)交换核心(Switching Fabric)

Switch从地址解析电路得到目的地端口后，接下来必须将封包放入交换核心中送往输出端口，目前有两种架构常用来实现交换核心电路。

(A)Crossbar
每一个输入端口通过一个交叉点开关和输出端口相连接，建立一个专属通道，一个N端口的交换核心就须要个N×N个交叉点开关， 每一交叉点开关须要大量的连线，当端口数增加时，其硬件复杂度也将快速的增加。一般来说，只有在须要频宽高达数十Giga的系统才会使用到这样的架构。

(B)Shared Memory
每一个输入端口的封包都写入到同一个Shared Memory当中，当每一个输出端口的Output Queue中有需要输出的封包到达时，Output端口就到Shared Memory当中读出封包送出，要满足所有的端口同时进行一读一写的操作，还能够达到Wire Speed的要求，其记忆体所需要的频宽为端口数乘以线上传输速度(Wire Speed)的两倍，以8端口100Mbps Switch Hub为例，其所需要Shared Memory的频宽为8×2×100M=1.6G。目前大部份中低价位的Switch Hub芯片采用的都是这样的架构。

(4)封包暂存记忆体管理电路

目前的Layer 2交换器大都支持封包储存再转送(Store and Forward)的机制，所以交换器需要使用大量暂存Packet的记忆体，目前有外接记忆体(External Memory)及嵌入记忆体(Embedded Memory)两种作法:

(A)外接记忆体(External Memory)
目前采用外接记忆体方式的交换器芯片所采用的记忆体型式大都是SDRAM or SGRAM只有极少数是使用SSRAM。采用外接记忆体的好处是这些记忆体的容量都相当大，所以可以储存较多的封包，减少启动流量控制(Flow Control)的频率，让网络传输的效率提高。但是相对的也会因此而大幅地增加芯片的接脚数，增加IC封装的成本，以及记忆体供货的稳定性问题，如此都将会造成系统厂商备料上的困难，进而影响到系统厂商使用此芯片的意愿。

(B)嵌入式记忆体(Embedded Memory)
也有的交换器芯片是将封包暂存记忆体改采嵌入式记忆体(Embedded Memory)的方式。它的好处是可以大量地减少芯片的接脚数，降低IC封装的成本并且因为不再须要额外的去采购记忆体，故可以有效地消除系统厂商备料上的困难，另外因为记忆体是在IC内部，所以可以较容易的将记忆体汇流排宽度增加， 提升芯片交换数据时的频宽。它的坏处则是封包暂存记忆体将受到很大的限制。以芯片制程来说，将记忆体整合入交换器芯片当中，目前有采取SRAM和DRAM两种不同的制程方式。

(C)Embedded DRAM
整合DRAM的优点是其集积度高，相同的单位面积内可以比SRAM放入更多的记忆体容量，换句话说相同的记忆体容量，DRAM所占的芯片面积(Die Size)会比SRAM小的多， 但是在与交换器芯片的整合上就需较多层的光罩、制程难度较高且良率较难掌握。

(D)Embedded SRAM
将SRAM与交换器芯片整合则制程较易，而且较为容易地去提升芯片交换数据时的频宽。它的缺点是积集度会比DRAM 制程来的差。此外也要注意的是为了尽量减少嵌入记忆体容量，所以采用嵌入记忆体的交换器芯片它在封包的管理上一般是会采取小缓冲区的策略，让有限的嵌入记忆体容量能够处理最多的封包数。Gigabit Switch Hub Chip因为需要很大的记忆体频宽，所以目前Gigabit Switch的Packet Buffer Memory大都是采用Embedded SRAM的架构。原因是它可以利用Pipeline SRAM的技术来提高记忆体使用的频宽。

(E)新技术的支持：QoS
有些厂商强调它们的交换器芯片能够支持IEEE 802.1q的QoS(Quality of Service)的功能，以符合VoIP(Voice over IP)、Video Conference、虚拟实境(Virtual Reality)等要求封包能够即时传送的网络多媒体应用的要求。也就是说Switch Hub Chip中支持Priority Queue, 能够优先处理权限较高的封包，藉以消除信号延迟的情形。

（5）Virtual LAN

目前大部份的交换器芯片都已经支持了VLAN的功能，但是国际大厂外大都只支持到较为简单的端口VLAN。较复杂的MAC based VLAN、Police based VLAN等都还没有支持，因为这些必须要处理到封包当中的VLAN tag field，例如必须在芯片内部建立及维护一个VLAN 端口对映表，还要能够从封包中拿取出或插入VLAN tag。这些工作都将会增加芯片设计上的复杂度。

二、网络核心设备中所使用的ASIC元件

网络核心设备(Core Device)包括路由器，Layer 3 Switch HUB等，主要功能是要决定载送数据的封包(Packet)的路由路径(Routing Path)以及处理互联网网络上的通讯协议。

这一类设备大都是由通用CPU加上专门处理封包的ASIC所组成，以往这些设备当中所使用到ASIC很多是属于所谓的专用ASIC。也就是某家系统厂商会为了自己的需求而去开发自己专属规格的ASIC，一般这种ASIC都是不对外销售。如Netscreen公司，在它的Firewall Device中使用了一颗GigaScreen Security ASIC来加速封包的处理及加/解密的功能。但是因为ASIC的开发成本相当昂贵，为了反映研发成本，所以传统上网络核心设备的单价也就居高不下。

近年来由于网络市场健康发展，网络核心设备的需求量大增，很多新兴的公司想要开发网络核心设备却苦于没有ASIC可以使用。许多的ASIC Design House看准了这个市场的潜力纷纷投入去开发这一类的ASIC，如路由表查询芯片，Multilayer Switch芯片以及目前很热门的网络处理器(Network Processor)。

1．路由表查询芯片

路由表的查询为Router效能的瓶颈所在，路由表查询芯片的出现就是利用的ASIC的方式来代替软件查询，以加速路由表的搜寻。最常见是基于内容的路由查表辅助芯片(Content Addressable MemoryBased, CAM)的。NetLogic和IDT等公司都有这类的芯片销售。

2．Multilayer Switching Engine

目前这类的芯片大都还是由国际网络大厂来提供例如Allayer、Broadcom、Marvell等等，一般来说这些芯片都包含Routing Table搜索引擎、QoS排队管理、封包分类、L3/L4 checksum re-calculate等功能，例如Allayer的AL3000 IP Frame Routing Processor就可以透过RoX-II Bus连接32个Fast Ethernet 端口或是两个Gigabit Ethernet端口构成一个Layer 3 Switch HUB。和CAM Based的路由查表辅助芯片不同的是它利用硬件电路方式来实现路由表查表演算法，然后将路由表的数据记录在SGRAM/SDRAM当中，它最大的优点是利用SDRAM/SGRAM的价格便宜的优势来大量增加记录IP Routing的笔数。以AL3000为例就可以记录到131,072笔独立主路由输入。

3．网络处理器(Network Processor)

网络处理器(Network Processor)又可以分为两类，一类为SOHO用的网络处理器，一类为企业等级用的网络处理器。

(1)SOHO用的网络处理器芯片

SOHO用的网络处理器其设计上的概念是将原本在电路板上的各个IC元件整合至单一芯片当中。也就是采用所谓的SoC架构，如此一来嵌入型微处理器将因为减去了信号通过接脚时造成的时间延迟，使得操作频率可以大幅地提高，并且可以减化系统厂商生产的流程。最重要的是它可以很容易的将以前在电路板上以外接式CPU执行的程序移植至目前以网络处理器制作成的产品上来执行。所以它本质上它还是通用CPU-based的形式，大部份网络上封包的处理还是得由软件来执行，直接利用硬件演算法来加速网络封包的处理地方只占有很少的一部份。

目前有两种类型的厂商正在研发SOHO用的网络处理器，一种是原本具有CPU技术的厂商将Ethernet网络功能整合至一颗SoC当中，如金丽半导体(RDC)将RISC CPU、Ethernet MAC及Switch Hub整合至一颗SoC当中，另一种是原本具有网络技术的厂商将CPU整合至一颗SoC当中，如ADMtek的SOHO Gateway Controller将ARM7/ARM9 RISC CPU整合至芯片中。

在国际厂商方面，已经有许多厂商如Sansung、Conexant、Motorola等推出可量产的产品。以美商Conexant System Inc推出的CX82100 SOHO网络处理器为例，其内建有一组ARM 940T 144MHz RISC CPU，并拥有2组802.3媒体存储控制器(MAC)、2组符合业界标准的媒体独立介面(MII)/七组线路(7W)、一套USB介面、一套专属程序记忆体汇流排、一组扩充汇流排、一组联合测试协会(JTAG)介面、以及多套时脉与一般用途IO(GPIO)。这样的架构能够让制造商将这款装置透过MII/7W介面连结至任何PHY元件，再经由Embedded CPU执行不同的网络应用程序，就可以让系统制造商很有弹性的设计出不同的网络产品。

(2)企业或骨干等级用的网络处理器

此类的网络处理器主要的市场是在于企业使用的网络设备、广域网络的交换设备、甚至骨干网络以及电信核心网络的产品，这些设备的传输速度已经由每秒百万位元(Mega)等级进入Giga等级，它所需要的是一个具有可程序控制封包分类能力以及具有高速查表能力的芯片。并且要能够处理第三层到第四层甚至更高层的通讯协议的封包的交换，分类及路由的决定。此类的网络处理器一般都内含有两种不同型式的微处理器一起工作，这样分工的里由是因为可以把data-plane及control-plane两种不同特性的封包分别由不同的CPU来处理，data-plane packet需要快速的路径，control-plane packet只需要较慢速的路径就可以了，需要快速路径的操作包括classification、lookups or priority checking等功能，它们需要对于每一个封包的处理都能够达到wire speed 的要求。所以在网络处理器芯片当中会有特别的微引擎(Microengine)来加速这类封包的处理，另外对属于control-plane的封包因为其数据量不会太大，所以为了兼顾弹性一般网络处理器芯片会将此部份交由一通用型CPU来处理。

目前这类的芯片大都是由国际的厂商来提供，如Intel、MMC、IBM等。以英特尔(Intel)推出的IntelXP1200网络处理器为例，它就配备有高速的32bits StrongARM嵌入型处理器来处理control-plane的封包，并且可以透过32bit PCI汇流排，快取记忆体(Cache)与外部沟通，此外，每个IXP1200内部含有6个32bit多线程(Multithreaded) RISC微引擎(Micro-engine)来处理data-plane的封包，能够对封包承载的数据进行bit、byte、word、longword等操作。这6个微引擎他们是各自独立运作的，但彼此之间也可以透过记忆体或暂存器互换资讯，其吞吐量(throughput)可以达到每秒钟处理超过三百万个Ethernet封包。

三、网络服务设备中所使用的ASIC元件

网络服务设备(Service Device)主要包含了各式各样的伺服器(Server)及防火墙(Firewall)，这些网络设备有些是利用个人电脑作为一个平台，在上面执行特定的软件就变化出不同功能的设备，例如Mail Server、Web Server、Printer Server、Firewall等。也有一些厂商直接将整个系统做在一块电路板上，在上面执行自己的作业系统及软件，得到的好处是可以不受个人电脑作业系统的限制，发展出具有自己特色的产品，另外成本可以更低。

不管是上述那一种型式的产品，当它的系统复杂度提高时都必须靠ASIC来加速网络的处理。这类的ASIC可概分为互联网网络处理器(Internet Processor)及网络安全芯片(SecurityProcessor)两种。

1．互联网网络处理器(Internet Processor)

互联网网络上所使用的通讯协议是TCP/IP，一些ASIC厂商针对TCP/IP的特性开发出以硬件方式来处理互联网网络通讯协议的芯片。包括有TCP、UDP、ICMP、ARP、DHCP等协议，它提供存储界面让CPU可以透过暂存器控制的方式下达建立或移除TCP/UDP连线的命令，或是读取目前TCP/UDP 连线的状况，并且还可以自动计算/产生IP层或TCP/UDP层的Checksum，即将网络第三、四层连线的工作全都交由此单芯片来执行，如此一来将可让大幅减轻CPU在处理互联网网络连线时的负荷，相对来说就是提高了网络传输时的吞吐量(Throughput)，让CPU更多的时间去执行更多互联网网络高层的应用程序。目前属于这类的芯片有Seiko的iChip、WIZnet的2Chip等，它们主要针对的市场是资讯家电、移动通讯及个人数字助理等。

2．网络安全加速器/处理器芯片

网络安全芯片(Security Accelerator/Processor)可以运用在加解密加速卡或是防火墙设备上做为加解密及认证加速器之用。随着电子商务的蓬勃发展，SSL技术已被大部份的Web Server及Browser广泛的用来保护线上交易时的数据，SSL是利用公开金钥的加密技术(RSA)来作为用户端与主机端在传送机密数据时的加密通讯协议。要得到金钥必须要经过高次方模指数运算(180bit exponent)。

另外，虚拟私人网络(VPN)也是网络安全芯片可以发挥功用的地方，因为在建立安全的通讯管道时，必须利用公开金钥的加密技术来交换金钥，在建立连线之后，必须要利用对称式加密技术将所有在网络上传输的封包的内容都经过加密的处理后传递再给对方，如果将此加密的工作都交由电脑上的软件来执行，将会消耗掉大量的CPU处理时间，使用网络安全芯片就可以有效地将CPU的负荷转移至芯片，节省CPU运算的时间。

目前网络安全芯片大都是透过PCI BUS和电脑连接，它动作的程序是Host CPU先将封包数据或Key Setup资讯存在系统记忆体中，再将指向定义这些封包和Key Setup资讯的结构的指标传给芯片，芯片就可以藉由这个指标去取得数据来加密封包或产生金钥，完成处理后再经由中断呼叫的方式将处理状况回报给Host CPU知道，加密过的数据可以再经由PCI BUS送回给Host CPU，CPU再去启动网络处理程序将密文包装成TCP/IP封包后送至目的地。目前的网络安全芯片大都有提供下列以下几种加解密的功能。

(1)单向杂凑函数

MD5资讯摘要(Message Digest)是将输入的任意长度的明文，压缩成一个完全唯一的128位元密码。SHA/SHA-1则是将任意长度的明文处理产生160位元的杂凑函数值，其安全性较高，但速度较慢。

(2)非对称式加密

RSA密码系统包含金匙的产生，加密与解密，强质数的产生等。要完成这些数学运算需要包括模运算、模乘法运算、模指数运算、模反元素运算、随机函数产生器等几个部份。这些运算的数字至少都为数百位元次方的整数，所以就算已经利用硬件平行处理来加速运算，还是须要花费数百ms的时间才可以计算完毕。

(3)对称式加密

目前最常用有DES(Data Encryption Standard)、3DES等，其主要的设计概念是将输入的原始数据，我们称之为明文(plaintext)，配合金匙一起进行数个回合的排列(permutation)及交换(substitution)等运算，最后可以得到一笔搅乱的数据，我们称之为密文(ciphertext)。再将此密文传递给对方，如果对方拥有相同的金匙则经由相反程序的运算就可得到原始的明文数据。DES(Data Encryption Standard)是由美国国防部于80年代制定的数据加密标准。它是一种区块加密方法，它将欲加密的信息分割成64位元的区块，再利用56bits的密钥加密。由于密钥长度不长，再加上电脑运算速度愈来愈快，利用穷举法破解密钥已非遥不可及的事，其替代方案是采用3DES，3DES是利用两把56bit或三把56bits不同的密钥利用DES演算法将数据连续加密三次，一般相信，使用3DES要比DES安全得多。但是相对的所花费的时间也较长。

(4)串流式加密

RC2与RC4则是美国RSA公司提出的用串流式加密方法，它是属于对称式的加密技术，RC2是用64位元的区块加密，RC4将密钥长度变成一个变数，可以随需要增长密钥位元，一次计算一个位元组(byte)。

四、结论

在网络存储设备中使用的芯片将走向高度的垂直/水平整合，就是将MAC、PHY、Transceiver，三种元件整合至一片芯片上，水平整合是将SRAM/DRAM记忆体及更多端口数整合至一片芯片上。在网络核心设备中使用的芯片将有两个走向，往SOHO等级使用的芯片将走向系统单芯片(SoC)，往企业或骨干等级使用的芯片将走向网络处理器芯片(Network Processor)，它们共同的特征就是要兼顾系统发展的弹性及网络的效能。在网络服务设备中使用的芯片将更强调对于特定功能的加速性能。

一颗芯片的开发过程是相当烦琐的，由规格的订定开始、硬件架构的决定、逻辑电路的设计及验证、逻辑闸的布局及绕线、制作光罩、到了晶圆厂生产成为芯片回来还要再送到封装厂打线制作成一个颗IC，最后还要送到测试厂将测试向量……这些程序所需要的时间及成本都是相当高的，所以在网络产业中，系统厂商和IC提供厂商之间的关系是非常密切的，为了减少系统厂商Design In的阻力，IC提供厂商都会将相关的软件以Turn-key的方式提供给系统厂商，同时系统厂商也扮演规格订定者的角色，在IC提供厂商进行新产品开发时就一同参与IC开发的工作，这样良性的互动关系让IC提供厂商设计出来的IC能够符合市场的需要。