|
在一场仅限受邀者参加的活动之前，英特尔接受了IEEEE作者的独家采访，分享了其为代工客户提供的新芯片技术。这些进步包括更密集的逻辑和3D堆叠芯片内的互连，它们将是该公司与其他公司的芯片架构师分享的首批高端技术之一。
英特尔正在从一家只生产自己的芯片的公司转变为一家代工厂，为其他公司生产芯片，并将自己的产品团队视为另一个客户。
在内部，英特尔计划在代号为Clearwater Forest的服务器CPU中使用这些技术的组合。该公司认为，这款拥有数千亿晶体管的片上系统产品是其代工业务的其他客户能够实现的一个例子。
英特尔数据中心技术和寻路总监Eric Fetzer表示，Clearwater Forest的目标是让计算实现最佳性能功耗比。“然而，如果我们在整个系统中应用该技术，你会遇到其他潜在的问题，”他补充说。“系统的某些部分不一定像其他部分那样可扩展。逻辑通常可以很好地用摩尔定律衡量代与代之间的关系。”但其他功能不会。例如，CPU的高速缓冲存储器SRAM一直落后于逻辑。连接处理器和计算机其他部分的I/O电路甚至更落后。
面对这些现实，就像所有尖端处理器制造商现在面临的情况一样，英特尔将Clearwater Forest的系统分解为核心功能，选择最适合的技术来构建每个功能，并使用一套新的技术技巧将它们重新组合在一起。结果是CPU架构能够扩展到多达3000亿个晶体管。
在Clearwater Forest，数十亿个晶体管被分为三种不同类型的硅集成电路，称为小芯片（dies or chiplets），相互连接并封装在一起。该系统的核心是多达12个采用英特尔18A工艺制造的处理器内核小芯片。这些小芯片3D堆叠在三个使用英特尔 3制造的“基础芯片”上，英特尔 3是制造Sierra Forest CPU计算核心的工艺，将于今年推出。CPU的主高速缓冲存储器、电压调节器和内部网络将封装在基底芯片上。
高级首席工程师Pushkar Ranade表示，“堆叠通过缩短跳数来改善计算和内存之间的延迟，同时实现更大的缓存。
最后，CPU的I/O系统将位于使用英特尔7制造的两个芯片上，到2025年，英特尔7将落后该公司最先进的工艺整整四代。事实上，小芯片基本上与进入CPU的小芯片相同，减少了开发费用。下面来看看涉及的新技术及其提供的功能。
3D混合焊接
英特尔目前的芯片堆叠互连技术Foveros将一个芯片与另一个芯片连接起来，使用的是长期以来芯片与其封装连接方式的大幅缩小版本:焊料的微小“微凸块”被短暂熔化以连接芯片。这使得CPU中使用的Foveros的今天版本大约每36微米进行一次连接。Clearwater Forest将使用新技术Foveros Direct 3D，该技术脱离了基于焊料的方法，将3D连接的密度提高了16倍。
称为“混合焊接”，它类似于将两个芯片表面的铜焊盘焊接在一起。这些焊盘略微凹陷并被绝缘体包围。当一个芯片上的绝缘体被压在一起时，它们会附着在另一个芯片上。然后加热堆叠的芯片，使铜在间隙中膨胀并结合在一起形成永久连接。竞争对手台积电在某些AMD CPUs中使用了一种混合绑定版本，将额外的高速缓存连接到处理器核心小芯片，并在AMD最新的GPU中将计算小芯片连接到系统的基本芯片。
混合键合互连使连接密度大大增加。这种密度对服务器市场非常重要，特别是因为这种密度推动了非常低的每比特皮焦通信。如果每比特能源成本过高，数据从一个硅芯片传输到另一个芯片所需的能源很容易消耗掉产品的一大块能源预算。Foveros Direct 3D将成本降至每比特0.05皮焦耳以下，这与在硅芯片内移动比特所需的能量处于同一水平。
大量的能源节省来自于数据传输铜缆的减少。假设您想将一个芯片上的512线总线连接到另一个芯片上的相同大小的总线，这样两个芯片就可以共享一组一致的信息。在每个芯片上，这些总线可能只有每微米10-20条线。使用今天的36微米间距微凸块技术将信号从一个芯片传输到另一个芯片意味着将这些信号分散到一侧数百平方微米的硅上，然后在另一侧的同一区域收集它们。费泽说，为所有额外的铜和焊料充电“很快就变成了一个延迟和大功率问题。”相比之下，混合焊接可以在几个微凸块占据的相同区域内实现总线到总线的连接。
尽管这些好处可能很大，但向混合结合的转变并不容易。为了形成混合键，需要将一个已经切割好的硅芯片连接到一个仍然附着在晶圆上的芯片上。正确对齐所有连接意味着芯片切割的公差必须比微凸块技术所需的公差大得多。修复和恢复也需要不同的技术。就连连接失败的主要方式也不同。对于微凸块，你更有可能因为一点焊料连接到邻居而短路。但是混合焊接的危险在于缺陷会导致开路连接。
背面供电
在今天的处理器中，所有的互连，无论是传输功率还是数据，都是在芯片的“正面”构建的，位于硅基板上方。Foveros和其他3D芯片堆叠技术需要硅通孔，这种互连可以穿透硅层从另一侧进行连接。但是后侧功率传输要远不止于此。它将所有电源互连置于硅下方，基本上将包含晶体管的层夹在两组互连之间。
这种布置有所不同，因为电源互连和数据互连需要不同的特征。电源互连需要较宽以降低电阻，而数据互连应该较窄，以便可以密集封装。随着今年晚些时候Arrow Lake CPU的发布，英特尔将成为第一家在商业芯片中引入背面供电的芯片制造商。英特尔去年夏天发布的数据显示，仅后端电源就带来了6%的性能提升。
英特尔18A制程技术的背面供电网络技术将与英特尔20A芯片中的技术基本相同。然而，它在Clearwater Forest的优势更大。即将推出的CPU在基本芯片内包括所谓的“片上电压调节器”。使电压调节接近其驱动的逻辑，意味着逻辑可以运行得更快。较短的距离使调节器能够更快地响应电流需求的变化，同时消耗更少的功率。
由于逻辑芯片使用背面供电，稳压器与芯片逻辑之间的连接电阻要低得多，这提供了一种非常有效的连接方式。
下一代RibbonFET
除了背面电源之外，还改用了一种采用英特尔20A工艺的不同晶体管架构：RibbonFET。RibbonFET是一种纳米片或全方位栅极晶体管，取代了自2011年以来CMOS的主力晶体管FinFET。借助英特尔18A，Clearwater Forest的逻辑芯片将采用第二代RibbonFET工艺制造。虽然这些器件本身与英特尔20A产品没有太大区别，但它们的设计有更大的灵活性。
除了支持高性能CPU所需的设备之外，还有更广泛的器件来支持各种代工应用，这正是英特尔20A工艺的设计目的。其中，一些变化源于FinFET时代失去的一定程度的灵活性。在鳍式场效应晶体管出现之前，采用相同工艺制造的晶体管可以有多种宽度，从而可以在性能（伴随着更高的电流）和效率（要求更好地控制漏电流）之间进行或多或少的持续权衡。因为FinFET的主要部分是一个具有特定高度和宽度的垂直硅鳍片，所以这种权衡现在必须采取一个设备有多少鳍片的形式。因此，有了两个鳍，你可以使电流加倍，但没有办法增加25%或50%。
有了纳米片器件，改变晶体管宽度的能力又回来了。RibbonFET技术能够在相同的技术基础上实现不同尺寸的图样，当我们从英特尔20A升级到英特尔18A时，我们在晶体管尺寸方面提供了更大的灵活性，
意味着标准单元（设计人员可以用来构建系统的基本逻辑块）可以包含不同属性的晶体管。这使得英特尔能够开发一个“增强库”，其中包括比英特尔20A工艺更小、性能更好或效率更高的标准单元。
第二代EMIB
在Clearwater Forest中，处理输入和输出的芯片使用第二代英特尔EMIB与基础芯片（具有高速缓存和网络的芯片）水平连接。EMIB是一小片硅片，包含一组密集的互连和微凸块，旨在将一个芯片连接到同一平面上的另一个芯片。硅嵌入封装本身，在芯片之间形成桥梁。
自Sapphire Rapids于2023年发布以来，该技术已在英特尔CPU中投入商业使用。这意味着它是将所有芯片放在硅内插器上的一种成本更低的替代方案，硅内插器是一片带有互连图案的硅片，其尺寸足以容纳系统的所有芯片。除了材料成本之外，硅插入物的制造成本可能很高，因为它们通常比标准硅工艺设计制造的插入物大几倍。
第二代EMIB今年首次推出Granite Rapids CPU，它涉及将微凸块连接的间距从55微米缩小到45微米，并提高导线密度。这种连接的主要挑战是封装和硅在受热时的膨胀速率不同。这种现象可能导致翘曲破坏连接。
此外，在Clearwater Forest的案例中，“还有一些独特的挑战，因为我们要将常规芯片上的EMIB连接到Foveros Direct 3D基础芯片和堆栈上的EMIB，”费泽说他说，这种情况最近被重新命名为EMIB 3.5技术（以前称为co-EMIB），需要采取特殊步骤来确保所涉及的应力和应变与Foveros堆栈中的硅兼容，Foveros堆栈比普通芯片更薄。
|
