《一款采用自对准接触工艺的45纳米制程1Gb NOR闪存，具备5MB/s编程速度（A 45nm Self-Aligned-Contact Process 1Gb NOR Flash with 5MB/s Program Speed）》介绍的设计将最小的可靠闪存单元、5MB/sec编程性能的先进45纳米技术、最小的外围电路和稳健的感应配置集于一身。为降低生产成本并提供更高的性能，必须迅速过渡到下一技术节点。要市场上取胜，全新的45纳米光刻技术必须将每字节成本降低50%，同时提供更高的编程性能。然而，每一代的光刻技术都证明，很难制造出可靠的闪存多层单元（MLC）并降低阵列周围的外围电路对晶片尺寸的影响，对于低密度产品而言尤其困难。

本文介绍了自对准接触（SAC）工艺架构，该架构有助于减小单元尺寸并提高闪存单元的可靠性。

为实现5MB/s的编程性能，需要开发一系列新型电路技术。这包括更大的编程带宽、更快的校验模式、高电压模式中更高的回转速率、程序微码的最大吞吐量，以及更低的控制硬件延迟。

采用了创新的电路技术克服有害作用，如单个单元电荷损失/增益、 感应电荷损失，以及随机电报信号噪声等。

输入补偿更低、元件数量更少的全新感知配置扩大了MLC的感知范围。研究结果表明，1 sigma Vt错配的输入补偿电压不到1mV，感知放大补偿（SAOS）减少了70%。

要实现1Gb的晶片尺寸达到30平方毫米这一远大目标，行地址解码器、块冗余配置、电荷泵和逻辑电路中的外围电路必须进行更多改进。

更多信息，请访问英特尔http://blogs.intel.com/china