三十多年来，EDA技术经历了计算机辅助设计CAD(Computer Assist Design)、计算机辅助工程设计CAE(Computer Assist Engineering Design)和电子系统设计自动化ESDA(Electronic System Design Automation)三个发展阶段。
20世纪70年代，随着中小规模集成电路的出现和应用，传统的手工制图设计PCB和IC的方法已无法满足设计精度和效率的要求，人们开始借助计算机二维平面图形编辑与分析工具进行IC版图编辑和PCB布局布线，从而产生了CAD的概念。受当时计算机工作平台的制约，CAD所支持的设计工作有限且性能比较差。
20世纪80年代为CAE阶段。与CAD相比，CAE增加了电路功能设计和结构设计，并且通过电气连接网表将两者结合在一起，以实现工程设计。其主要功能包括：原理图输入、逻辑仿真、电路分析、自动布局布线以及PCB后分析。但是，大部分从原理图出发的EDA工具仍然不能适应复杂电子系统设计的要求，而且具体化的元件图形制约着优化设计。
20世纪90年代为ESDA阶段。尽管CAD/CAE技术取得了巨大的成功，但在整个设计过程中，自动化和智能化程度不高。各种EDA软件互不兼容，直接影响到设计环节间的衔接。于是，设计师逐步从使用硬件转向设计硬件，从电路级电子产品开发转向系统级电子产品开发。ESDA工具便是以系统级设计为核心，包括系统行为级描述与结构级综合、系统仿真与测试验证、系统划分与指标分配、系统决策与文件生成等一整套的电子系统设计自动化工具。ESDA技术的出现，极大地提高了系统设计的效率，使设计师摆脱了大量的辅助设计工作，把精力集中于创造性的方案与概念构思上，从而极大地提高了设计效率，并缩短了产品的研制周期。
ESDA代表了当今电子设计技术的最新发展方向，它的基本特征是设计人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，然后采用硬件描述语言（HDL）完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。这样的设计方法被称为高层次的电子设计方法。
· 物理工具和逻辑工具
EDA物理工具用来完成设计中的实际物理问题，如芯片布局、印刷电路板布线等。逻辑工具是基于网表、布尔逻辑、传输时序等概念，首先由原理图编辑器或硬件描述语言进行设计输入，然后利用EDA系统完成综合、仿真、优化等过程，最后生成物理工具可以接受的网表或VHDL、Verilog-HDL的结构化描述。
· Top-down和并行设计方法
现代EDA主要采用并行工程和Top-down（自上而下）的设计方法。传统的电子设计思路是选择标准集成电路Bottom-Up（自底向上）地构造一个新的系统,这样的设计方法不仅效率低、成本高而且还容易出错。Top-down从系统设计入手，在顶层进行功能方框图的划分和结构设计，在方框图一级进行仿真、纠错，并用VHDL、Verilog HDL对系统行为进行描述，并对系统进行验证，最后再用逻辑综合优化工具生成具体的门电路网表，这样其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
传统的串行设计方法是把设计项目划分成许多个可以操作的小块，逐块加以解决。而新的设计方法与传统串行设计方法不同，它要求在网络化的环境下，配备设计进程管理器（服务器）和多个设计客户终端，允许许多个设计人员同时在同一公用的数据库平台上，开展并行的设计，软件工具能自动地协调对设计所做的修改，解决因为修改引起的冲突。
· ASIC和PLD
现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ASIC (Application Specific Integrated Circuits)芯片进行设计。ASIC按照设计方法的不同可分为：全定制ASIC，半定制ASIC，可编程ASIC。
设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则，最后将设计结果交由IC厂家掩膜制造完成。这样的芯片可以获得最优的性能，但开发周期长，费用高，只适合大批量产品开发。
半定制ASIC芯片的版图设计方法与全定制的有所不同，分为门阵列设计法和标准单元设计法。这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价以缩短开发时间。
可编程ASIC也叫PLD（可编程逻辑器件）。当设计人员完成PLD版图设计后，在实验室内就可以烧制出自己的芯片，而无须IC厂家的参与。PLD自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，大大缩短了开发周期，使产品能以最快的速度上市，特别适合产品的样品开发和小批量生产；而当市场扩大时，它也可以很容易的转由掩膜ASIC实现，因此开发风险也大为降低。
上述ASIC芯片，尤其是ASIC器件，已成为现代高层次电子设计方法的实现载体。
· HDL
HDL（硬件描述语言）是一种用于设计电子硬件系统的计算机语言。它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式。与传统的门级描述方式相比，它更适合大规模系统的设计。1985年美国国防部正式推出了VHDL(超高速集成电路硬件描述语言)，1987年IEEE采纳VHDL为硬件描述语言标准（IEEE STD-1076）。VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。VHDL是目前ASIC设计和PLD设计的一种主要输入工具。另一种与VHDL语言平分秋色的硬件描述语言是Veriolg HDL。
进一步信息，请访问《无线电技术》网站http://www.wxdjs.com。
