【产通社，12月24日讯】英特尔公司（Intel Corporation；NASDAQ股票代码：INTC）官网消息，其在IEDM 2024（2024年IEEE国际电子器件会议）上展示了多项技术突破，助力推动半导体行业在下一个十年及更长远的发展。具体而言，在新材料方面，减成法钌互连技术（subtractive Ruthenium）最高可将线间电容降低25%1，有助于改善芯片内互连。英特尔代工还率先汇报了一种用于先进封装的异构集成解决方案，能够将吞吐量提升高达100倍2，实现超快速的芯片间封装（chip-to-chip assembly）。此外，为了进一步推动全环绕栅极（GAA）的微缩，英特尔代工展示了硅基RibbionFET CMOS技术，以及用于微缩的2D场效应晶体管（2D FETs）的栅氧化层（gate oxide）模块，以提高设备性能。 

减成法钌互连技术：
为了提升芯片性能，改善互连，英特尔代工展示了减成法钌互连技术。通过采用钌这一新型、关键、替代性的金属化材料，利用薄膜电阻率（thin film resistivity）和空气间隙（airgap），实现了在互连微缩方面的重大进步。英特尔代工率先在研发测试设备上展示了一种可行、可量产、具有成本效益的减成法钌互连技术，该工艺引入空气间隙，无需通孔周围昂贵的光刻空气间隙区域（lithographic airgap exclusion zone），也可以避免使用选择性蚀刻的自对准通孔（self-aligned via）。在间距小于或等于25纳米时，采用减成法钌互连技术实现的空气间隙使线间电容最高降低25%，这表明减成法钌互连技术作为一种金属化方案，在紧密间距层中替代铜镶嵌工艺的优势。这一解决方案有望在英特尔代工的未来制程节点中得以应用。

选择性层转移（Selective Layer Transfer, SLT）：
为了在芯片封装中将吞吐量提升高达100倍，进而实现超快速的芯片间封装，英特尔代工首次展示了选择性层转移技术，这是一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒，与传统的芯片到晶圆键合（chip-to-wafer bonding）技术相比，选择性层转移让芯片的尺寸能够变得更小，纵横比变得更高。这项技术还带来了更高的功能密度，并可结合混合键合（hybrid bonding）或融合键合（fusion bonding）工艺，提供更灵活且成本效益更高的解决方案，封装来自不同晶圆的芯粒。该解决方案为AI应用提供了一种更高效、更灵活的架构。
硅基RibbonFET CMOS晶体管：为了将RibbonFET GAA晶体管的微缩推向更高水平，英特尔代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管，在大幅缩短栅极长度和减少沟道厚度的同时，在对短沟道效应的抑制和性能上达到了业界领先水平。这一进展为摩尔定律的关键基石之一——栅极长度的持续缩短——铺平了道路。

用于微缩的2D GAA晶体管的栅氧化层：
为了在CFET之外进一步加速GAA技术创新，英特尔代工展示了其在2D GAA NMOS和PMOS晶体管制造方面的研究，侧重于栅氧化层模块的研发，将晶体管的栅极长度微缩到了30纳米。该研究还报告了行业在2D TMD半导体领域的研究进展，此类材料未来有望在先进晶体管工艺中成为硅的替代品。 

在300毫米GaN技术方面，英特尔代工也在继续推进其开拓性的研究。GaN是一种新兴的用于功率器件和RF器件的材料，相较于硅，它的性能更强，也能承受更高的电压和温度。在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底（substrate）上，英特尔代工制造了业界领先的高性能微缩增强型GaN MOSHEMT。GaN-on-TRSOI等工艺上较为先进的衬底，可以通过减少信号损失，提高信号线性度和基于衬底背部处理的先进集成方案，为功率器件和射频器件等应用带来更强的性能。

此外，在IEDM 2024上，英特尔代工还分享了对先进封装和晶体管微缩技术未来发展的愿景，以满足包括AI在内的各类应用需求。同时，英特尔代工还发出了行动号召，开发关键性和突破性的创新，持续推进晶体管微缩，推动实现“万亿晶体管时代”。英特尔代工概述了对能够在超低电压（低于300毫伏）下运行的晶体管的研发，将如何有助于解决日益严重的热瓶颈，并大幅改善功耗和散热。

查询进一步信息，请访问官方网站http://www.intel.cn/content/www/cn/zh/newsroom/news。（张怡，产通发布）    （完）