（产通社/杨棋，12月13日）半导体工艺的进步以摩尔定率的速度推动着集成电路产业的发展。随着芯片工艺线径越来越细，集成度越来越高，半导体工艺加工中可能引入越来越多的各种失效。利用传统的功能仿真向量进行生产制造芯片的后期测试，虽然有的工程师认为由于充分测试过电路的功能，然而实际上功能测试向量还很不完备，在亚微米、深亚微米制造工艺条件下，功能测试向量所能达到的测试覆盖率只有50-60%左右，测试的质量得不到充分保证。

另外，随着电子器件日趋小型化，功能测试向量的产生和运行都十分昂贵，芯片的测试成本已经占总体成本相当大一部分比例；与此同时功能测试向量还不便于失效器件的故障诊断。因此，当产品的研究开发工作不断向前迈进的同时，T&M技术必须能够与R&D的步伐一致，这意味着需要一种能够对处于R&D阶段的产品方案进行测试的新型T&M系统——可测性设计(DFT)。

在设计引入测试技术的DFT通过提高电路的可测试性，保证芯片的高质量生产和制造。借助于EDA技术，可以实现可测试性设计的自动化，提高电路开发工作效率，并获得高质量的测试向量，从而提高测试质量和降低测试成本。DFT目的就是为了确保ASIC/SOC芯片在生产制造之后，通过测试的产品都能够正确无误地工作。

可测性设计的内容主要包括：测试综合——芯片设计过程中DFT在设计中自动插入测试结构，确保生产加工后的芯片易于测试；ATPG——利用EDA工具自动产生可以在ATE上运行的测试向量，利用EDA工具自动诊断导致元器件失效的故障产生的原因；BIST——利用EDA工具自动生成被测电路的测试用IP，完成测试序列生成和输出响应分析两个任务，通过分析被测电路的响应输出，判断被测电路是否有故障。

衡量测量的主要指标包括速度(针对制造业)、准确性(针对实验室)或费用(以保持竞争力)，这三点不但仪器仪表制造商非常重视，仪器仪表用户同样十分关注。因此，测量的总体发展趋势是速度越来越快，准确性越来越高，测量成本越来越低。从产品角度观察，无论是单台仪器还是测试系统都朝着数字化、智能化、多功能、小型化、模块化、标准化和开放型方向发展。