【产通社，5月8日讯】硅光子学的最新进展正在颠覆数据中心的光学边界，更对未来人工智能（AI）、云计算和高性能计算系统的设计、架构和部署方式产生了重大影响。核心问题在于，如何保持带宽、能量和密度指标的同时，将计算芯片在更长距离上最佳地连接起来，以满足特定应用的需求。
然而，围绕着光学互连的术语经常被混用，例如共封光学（Co-Packaged Optics，CPO）、可插拔元件、封装内光输入输出（Optical I/O）、microLED光互连等技术却经常被混淆。
对于不熟悉硅光子学的人来说，光互连是一种在硅集成电路工艺中实现光学元件的方法——利用半导体的规模经济优势创造能够进行光传输和处理数据的光子集成电路（PIC）。与光网络一样，这些PIC组件能够克服传统铜电连接的许多局限，提升数据中心内信号的带宽、延迟、能效和应用范围。

共封与内封光技术

如何在数据中心应用中最大化使用PICs变得越来越模糊，因为技术的组合和实现方式是多种多样的。
目前用于连接数据中心交换机、路由器和服务器的现有技术是可插拔光收发器，它将PIC和其他电子芯片集成为一个模块，大小大致相当于一包口香糖。它们提供板对板和机架间的连接，可轻松插入和拆卸光纤电缆，以连接板内的电气互连线与板外的光纤。可插拔光模块的另一个优点是模块内部收发器的规格可以根据网络架构的数据速率及其他需求进行定制。
虽然维护简单，但随着数据中心不断发展以支持更多AI分布式计算工作负载，可插拔式技术可能会带来成本、功耗、带宽、占用和延迟等问题。
替代可插拔光模块的一个常见方案是CPO技术，它将可插拔元件中的相似组件（电子芯片和PIC）集成到单一封装或模块中。这使得CPO体积更小、带宽密度更高，从而使CPO模块更靠近计算机或交换芯片封装。与可插拔模块相比，CPO模块降低了计算机/开关芯片与CPO模块之间的电气连接功率。
另一个替代方案是封装内光I/O。顾名思义，封装内光技术将电信号转换为光信号，互连以芯片组的形式集成在与计算芯片（如CPU、GPU、ASIC或FPGA）相同的封装中。
与计算芯片或交换芯片同一封装中的光I/O芯片组，实现了距离不敏感的连接解决方案，在光纤和连接吞吐量方面具有可扩展性。光I/O实现了跨板、机架和计算机的无缝通信，创建了一个分布式计算系统，其带宽密度、能耗和延迟相当于目前的封装内电气互连。
从最基本层面看，CPO是专门面向数据中心网络，而封装内光I/O则设计用于板上、机架或系统层面创建芯片之间的直接连接。

光互连技术的演进

如前所述，CPO是自然的替代品——也就是说，相较于数据中心内支持网络系统的光插拔，这是一个进化上的进步。这些可插拔模块目前占据了庞大的市场，带宽密度和效率的提升是受欢迎且迫切需要的。
而封装内光I/O则是一场新兴革命，旨在开拓一个新市场。具体来说，该技术具备低延迟、高带宽、覆盖范围和能效，能够实现新一代数据中心计算结构（如内存语义结构），这些结构正针对机器学习扩展、资源拆分和内存池化进行定制。
可以把这看作是将光学技术的优势从服务器和机架层面转移到板和芯片层面。它将允许分布在数据中心的大量GPU集成在大规模下作为一个整体运行，并直接与独立拆分的内存通信。
当然，推动这一切的背后，是人工智能（AI）对更多计算资源的无尽且日益增长的渴望。训练这些AI模型需要连接数千个GPU（既用于计算能力，也用于内存占用），以支持下一代数据中心基础设施。例如，NVIDIA将其NVLink内存语义结构扩展到通常托管八块H100 GPU的DGX服务器之外。该系统通过两级NVLink结构直接连接多达256块H100 GPU成一组，并利用NVIDIA的InfiniBand网络将更多组连接在一起。随着AI市场的发展，将需要像光I/O这样的解决方案来促进变革——这也是行业参与者大力投资封装内光学的原因。

什么是封装内光I/O？

虽然CPO和封装内光I/O都依赖硅光子技术，但从模块层面或更深层次看，尤其是封内光I/O芯片组，可以发现它们设计上的显著差异。
这些芯片组采用CMOS工艺制造，组装成单片2D或2.5D封装，与超阻抗放大器、驱动单元、均衡器和控制电子元件以及光波导、调制器和检测器密集集成。它们支持宽并行接口，实现封装内通信，具有高带宽密度和能效性。为了确保接口兼容性，市场正围绕通用芯片互连（UCIe）标准和NVLink-C2C展开。这种标准化对市场成功至关重要。
这些集成芯片组中的光链路通过利用并行设计实现最佳能效——这是CMOS芯片设计中的常见特性，允许同时执行两个或多个操作，每个操作速度较低，但总运算吞吐量加倍。芯片组采用标准波分复用（WDM），由微环谐振器实现，该谐振器选择性调制和解调每根光纤的多个波长。这些光子器件由镜子和其他元件组成，将光波环绕成一个圆圈，直到达到目标波长。微环比传统以太网收发器中的光学器件小多达1000×，这使得它们可以集成在同一芯片上，并集成多条光纤连接。利用这些技术，当前一代芯片组实现了双向吞吐量4096Gbps，拥有8个光端口（64个波长）。
由于能效在这些应用中至关重要，芯片组采用每根光纤的波长，而不是提高激光功率和电子速率，从而推动更高的波长数据速率。因此，数据吞吐量可以通过增加更多波长和光端口来实现扩展，而不牺牲能源效率。
CPO模块也采用封装内光I/O技术，这些模块不将光学元件集成在与交换机或计算系统单芯片（SoC）的同一封装中。典型配置可能将16个CPO模块排列，每个模块各自封装，放置在一个独立封装的交换机中间板上，更准确地说法是“近封装光学”。
microLED光互连技术革命

CPO和封装内光I/O是令人振奋的光子学突破，而其性能和效率特性——每瓦性能、功率密度、延迟、封装成本和覆盖范围决定了它们在数据中心的适用性和适用范围，以及在硅光子市场中的位置。这样，microLED光互连技术成为业界追求的终极目标。
基于可见光microLED阵列的大规模并行光互连解决方案具有高度颠覆性，因为它避免了串行化和解串化（SerDes），后者占用了较大的电路面积，且在2pJ/bit光子链路中占用了近一半的功耗[5]。这种方法减少了芯片间传输的能耗，并与现有及未来HBM世代建立了广阔的虚拟通道。该概念依赖于构建基于可见光microLED的发射（Tx）和基于CMOS的图像传感器接收（Rx）元件，用作GPU与高管（HBM）之间的互连桥梁。可见光microLED互连可封装在先进基板上，在小面积（毫米）内集成数千至数十万个发射/接收并行通道，使用低成本多模波导或短长多芯光纤束组成并行总线。这些链路达到0.1pJ/bit，同时使内存容量和封装带宽比现有技术提升5倍（相比之下，>0.6TB和25TB/s，而NVIDIA H200的141GB和4.92TB/s）。
基于microLEDD的链路还能实现晶圆级系统中更高的GPU到GPU带宽，超过NVLink 5.0（1.8TB/s）甚至预计的NVLink 6.0（448G速度下3.6TB/s）。数据速率通过增加更多μLED和廉价波导即可扩展。通过消除基于SerDes的电气连接，microLED降低了功耗和延迟，同时提高了效率。
microLED同样坚固耐用，能在高电流和高于>100°C的高温下可靠工作，非常适合数据中心的AI计算。这种高效、可扩展性和耐用性的结合，使microLED成为未来计算和通信系统的可持续解决方案。

展望

MicroLED互连定位为高性能计算（HPC）和AI带宽扩展的长期推动力，早期采用可能集中在芯片组间和板级互连（如CPO），而机架到机架通信的可扩展性依赖于光纤、聚合物和封装的持续进步。近期的创新显示，MicroLED有望很快在特定应用中补充甚至超越传统的光互连方案，在未来的AI基础设施中发挥关键作用。（镨元素，产通数造）