【产通社，7月21日讯】英特尔、三星和台积电等芯片制造巨头预计，未来硅晶体管的关键部件将被仅几个原子厚度的半导体所取代，但这一目标的实现需要十多年时间。如今，从麻省理工学院（MIT）分离出来的初创公司CDimension声称，已经破解了制造商业规模2D半导体的密码，预计芯片制造商将在几年内将其集成到先进的硅芯片中。

CDimension开发了一种在硅上生长二硫化钼（MoS2 ）——一种2D半导体工艺，该工艺温度足够低，不会损坏底层硅电路。这有望在现有硅电路上方集成多层2D晶体管，并最终实现由2D器件制成的多层3D芯片。

“很多人认为2D半导体仍处于实验室阶段，”CDimension首席执行官兼联合创始人朱嘉迪（Jiadi Zhu）表示。“但 CDimension拥有专为2D材料生长设计的专有工具……而且我们已经解决了许多关键的（2D材料）问题，包括晶圆级均匀性、器件性能和变化、器件可靠性，以及与硅制造工艺的兼容性。”

他表示，总而言之，2D半导体已准备好进入工业化发展阶段。CDimension的许多计划都取决于一种专有工艺，使用这种工艺在仅约200°C温度下在整个300毫米硅晶圆（和其他基板）上生长单层MoS2。

2D材料通过化学气相沉积形成，其中蒸发的前驱体化学物质在表面发生反应以覆盖表面。但通常制造2D材料的反应需要高达1000°C。这个温度太高了，会损坏制造晶体管所需的任何底层结构。因此，研究人员通过单独沉积2D半导体然后将其精确地转移到硅芯片上来解决这个问题。如今，CDimension的系统可以直接在硅芯片上生长材料而不会造成损坏。

CDimension目前的部分业务是提供生长有2D材料的硅晶圆，以便客户对其进行评估并构建器件。或者，客户可以发送已经加工好的晶圆，使其上带有硅电路或结构。CDimension随后可以在晶圆上生长二硫化钼或其他二维材料，并将其送回给客户，这样客户就可以将一层2D器件与硅电路集成在一起。

后者可能是2D半导体的首个工业化应用。“我们正在展示硅加2D材料的可能性，”朱教授说。“但2D材料也可能用于高度可扩展的逻辑器件。这可能是下一步。”

英特尔、三星和台积电等芯片制造商在2024年12月的IEEE国际电子设备会议上报告了旨在用MoS2和其他2D半导体取代未来晶体管中的硅纳米片的研究成果。在同一会议上，朱和他的IEEE院士Tomás Palacios和Jing Kong麻省理工学院实验室的同事们证明，低温合成可以生产具有多个堆叠通道的MoS2晶体管，类似于纳米片晶体管。通过缩小器件尺寸，该团队预测此类器件在功耗、性能和占位面积方面可以满足甚至超越未来10A（1纳米）节点的要求。

朱先生表示，采用2D半导体的一大动机是降低功耗。晶体管在开启（动态功耗）和关闭（静态功耗）时都会损耗功率。由于2D晶体管的厚度仅0.6纳米多一点，因此其工作电压仅为当今硅器件的一半，这降低了动态功耗。器件关闭时，最需要担心的是漏电流，二硫化钼的带隙是硅的两倍多，意味着电荷泄漏到器件中需要更多的能量。朱先生表示，使用 CDimension材料制造的器件功耗仅为硅器件的千分之一。

除了电子传导（n型）半导体二硫化钼（MoS2）外，这家初创公司还提供p型半导体二硒化钨，以及二维绝缘膜，例如六方氮化硼。如果二维半导体想要在未来的CMOS芯片中占据主导地位，所有这些技术组合都是必需的。

查询进一步信息，请访问官方网站https://spectrum.ieee.org/cdimensions-2d-semiconductors。（Robin Zhang，产通数造）