1、记忆体如何与处理器运作

中央处理器(CPU)常被称为电脑的大脑。所有电脑的工作都在此完成。

晶片组(Chipset)支援中央处理器的运作。通常晶片组内包括数个控制器以调节处理器及系统其他部分间数据的传输。

记忆体控制器(Memory Controller)是晶片组的一部分。负责建立记忆体与中央处理器之间的信息传输。

汇流排(bus)是电脑中的数据通路，包括了连接中央处理器、记忆体以及所有输入/输出设备的数种平行电路线。汇流排的设计，或称汇流排结构，决定数据在主机板速度，依照各部分所需要的传输速度的不同，一个系统中也有不同种类的汇流排。记忆体汇流排连接记忆体控制器与电脑的记忆体插槽。较新的系统中记忆体汇流排结构包括了一个连接CPU与主记忆体的Frontside bus(FSB)以及一个连接记忆体与L2快速缓冲贮存区的backside bus(BSB)。

(1)记忆体速度

当中央处理器需要记忆体中的信息时，它会发出一个由记忆体控制器所执行的要求，记忆体控制器接着将要求发送至记忆体，并在信息备妥时向中央处理器报告，整个周期从中央处理器到记忆体控制器、记忆体再回到中央处理器，所需的时间会因为记忆体速度以及其他因素而有所不同，例如汇流排速度。

记忆体速度有时以MHz来计算，或以存取速度来说，送出数据所需的实际时间(以ns计算)，不管是MHz或是纳秒，记忆体速度代表记忆体模组在收到要求时送出信息的速度。

A、存取时间(纳秒)：存取时间从记忆体模组收到数据要求算起，到数据准备完成为止。记忆体模组标明的存取时间通常在50ns到80ns的范围中间，存取时间(以纳秒计算)数字越小，表示速度越快。

举例来说，记忆体控制器向记忆体要求数据，记忆体在70ns后做出反应，中央处理器在大约125秒后收到信息。所以，当使用70ns记忆体模组时从中央处理器下达要求到实际收到资讯所需的全部时间为195ns。这是因为记忆体控制器需要时间来处理信息并且信息必须从记忆体模组传送到中央处理器的缘故。

B、兆赫(MHz)：由于同步DRAM科技，记忆体晶片能够和电脑的系统时钟同步，使以MHz计算速度更为简易。由于MHz也被用于计算系统的其他部分的速度，使得它更容易被用来比较不同元件的速度与同步的功能。

C、系统时钟：系统时钟装置于主机板上，它像节拍器一样规率性地对电脑的其他部分送出讯号。它的频率通常以方波图形表示，但是真正的时钟讯号在示波器上显示的图形跟正弦波比较相似。波形图中的每个波长称为一个“时钟周期”。一个系统时钟以100MHz运作代表每秒包括了一百万时钟周期。电脑中的每项操作都以时钟周期来计时，而每个动作都需要特定数目的时钟周期来完成。举例来说，处理记忆要求时，记忆体控制器便能像中央处理器回报所要求的数据将在六个时钟周期后送达。
 
中央处理器以及其他设备可能以高于或低于系统时钟的速度运作，不同速度的各部份的同步化只需要一个倍数或因数。举例而言，当一个100MHz的系统时钟与400MHz的中央处理器互动时，两个设备都了解一个系统时钟的周期等于四个中央处理器的周期，于是它们使用因子4来将指令同步化。

许多人认定处理器的速度就是电脑的速度，但是绝大多数的时候，系统汇流排以及电脑的其他配件以不同的速度运作。

(2)追求最高性能

近几年来，电脑处理器的速度大幅度的提升，处理器速度的提升提高了电脑的整体性能表现。但是，处理器只是电脑的一部分并且需要依赖其他电脑中的配件来完成操作。由于中央处理器所处理的信息必须从记忆体中读写，信息在处理器以及记忆体间的传送速度大幅影响电脑的整体表现。

于是，更快速的记忆体技术对整体性能表现有重大的贡献 但是提高记忆体速度只是解决方案的一部份，信息在处理器以及记忆体间传送所花的时间通常比处理器执行功能所花的时间更长，这个部分所介绍的技术与改革都是为了提升记忆体与处理器间数据传输的速度。

2、快速缓冲贮存记忆体(Cache Memory)

快速缓冲贮存区是一个位置非常接近中央处理器的较小容量的高速记忆体。快速缓冲贮存区是为了向中央处理器供应最常被要求的指令以及数据所设，由于从快速缓冲贮存区取得资料所需时间只是从主记忆体取得数据所需时间的几分之一，快速缓冲贮存区的设置能够节省许多时间。如果所需要的信息并不在快速缓冲贮存区，电脑仍需到主记忆体中搜寻，但是由于查询快速缓冲贮存区所需的时间极短，所以仍然是值得的。就如你需要食物时会先检查冰箱是否有需要的食物，因为检查冰箱并不花很多时间。
 
快速缓冲贮存区依据80/20规则运作，在电脑的所有的程序、信息以及数据里，百分之八十的时候只有百分之二十信息被使用，这百分之二十可能包括发送或删除电子邮件，将档案储存至硬盘或辨识键盘上被碰触的按键所需要的程序码。另一方面，其余的百分之八十的数据被使用的时间只有百分之二十。由于中央处理器正在使用的数据以及指令很可能会被再度使用，设置快速缓冲贮存记忆体是合理的。

(1)快速缓冲记忆体如何运作

快速缓冲记忆体就像中央处理器所需要的指示的“排行榜”。记忆体控制器将中央处理器所要求的所有指令储存在快速缓冲记忆体内，每当中央处理器在快速缓冲记忆体中找到所需要的资料称为一个cache hit，该指令便被提高到“排行榜”的顶端，当快速缓冲记忆体已满而中央处理器要求新指令时，系统便将之取代快速缓冲贮存区中最久未被使用的数据，于是经常使用的最优先数据被保留在快速缓冲记忆体而将较不常使用的数据退出。

(2)快速缓冲记忆体等级

目前，大部分的快速缓冲记忆体已经被包括在处理器晶片本身当中，但是也有其他的形式。有时，系统可能有置于处理器中的快速缓冲储存记忆体，在处理器外的主机板，以及/或是靠近中央处理器，含有一个快速缓冲贮存记忆体模组的快速缓冲贮存记忆体插槽。在每个种类的配置中，每个快速缓冲贮存记忆体都依与处理器的距离而有等级的不同。举例而言，最靠近处理器的快速缓冲贮存记忆体称为Level 1/L1 Cache，下一级快速缓冲贮存区称为L2、L3，并以此类推。除了快速缓冲贮存记忆体外，电脑通常有其他的快速缓冲储存设备，举例而言，系统有时便以主记忆体做为硬盘的快速缓冲储存区，虽然在此我们不讨论这种情况，但是必须注意到快速缓冲贮存区可能特别用来称呼记忆体或是其他储存技术。

你可能会想，既然靠近处理器的快速缓冲记忆体这么方便，为何并非所有的主记忆体都使用快速缓冲记忆体? 首先，快速缓冲贮存记忆体通常使用一种称为SRAM (Static RAM)的记忆体晶片，和主记忆体所使用的DRAM相比，它比较昂贵，同时每MB也需要更多空间。并且，快速缓冲贮存区只能提高整体系统性能表现到一定程度，快速缓冲贮存记忆体的真正利益在于储存最常用的指示。较大的快速缓冲贮存区能够储存较多的数据但如果这些数据不常被使用，将其至于处理器附近并没有太大利益。

主记忆体达成中央处理器所发出的记忆要求需要195ns的时间，外部快速缓冲贮存区只需要45ns便能达成所中央处理器所发出的要求。

3、主机板配置

或许你已经发现，记忆体模组在主机板上的配置对系统性能表现有直接的影响。由于区域记忆体必须储存中央处理器所需的所有数据，记忆体以及中央处理器间数据传送的速度对于系统的整体性能表现便有决定性的影响。由于中央处理器与记忆体间数据交换的时间计算是如此复杂，处理器与记忆体间的距离便成为决定性能表现的另一个不可或缺的条件。

(1)Interleaving

Interleaving指中央处理器与两个或多个Memory Bank轮流通讯的过程。Interleaving技术主要使用于较大规模的系统中，例如服务器与工作站。以下是它的运作方式：每当中央处理器对一个记忆库提出要求，该记忆库需要一个时钟周期的重设时间，中央处理器便在该处理器重设的同时对第二个处理器提出要求，藉以节省工作时间。Interleaving也能够在晶片中运作以提高性能表现，举例来说，SDRAM中的记忆单位便被分成两个能够同时运作的独立记忆单位组，两个记忆单位组间的Interleaving便能创造持续的数据流通，这个过程缩短了记忆体周期的长度并达到更快的传输速度。

(2)Bursting

Bursting是另一个节省时间的技术。Bursting的目的是提供中央处理器可能需要的额外数据，于是相对于一次从记忆体中取得一部分信息，电脑自记忆体中数个连续位址取得一组信息，这个程序节省时间。由于统计上的可能性显示处理器所要求的下一个数据位置可能与前一个是连续的，这样一来，中央处理器便能得到所需的所有指令而不需要一一要求。Bursting能够应用在不同种类的记忆体以及读写数据的操作上。

(3)Pipelining

Pipelining是电脑将操作分成一系列部分完成程序的处理技术。透过将较大的操作分成较小而部份重叠的操作，Pipelining被使用于将性能表现提高于非Pipeline操作方式的极限。Pipeline程序启动后，除了通过的程序数目外，指令的执行率也较高。

进一步信息，请访问金士顿科技（KINGSTON TECHNOLOGY）有限公司http://www.kingston.com/china/tools/UMG/default.asp。