1、错误检测(Error Checking)

确保储存数据的完整性是记忆体设计上很重要的一环，达成这个要求的两项最重要的方式为Parity与error correction code(ECC)。

在历史上，parity是最常被使用的数据汇整方法。Parity能够侦查，但不能修正到小至一位元的错误；Error Correction Code(ECC)是一种能够侦查并修正单位元错误的更广泛之数据完整性检测。

越来越少个人电脑制造厂在设计中支援数据完整性检测，这是由于下列几个原因。第一，借着除去较一般记忆体昂贵的parity记忆体，生产商便能降低电脑的价格；某些制造厂所生产的记忆体产品品质的提升以及记忆体错误频率的降低，修正了这种倾向的不足。

数据完整性检查的种类依照电脑系统的用途而有所不同，如果这部电脑的地位非常重要，例如作为服务器，那么一个支援数据完整性检测的电脑就非常理想。大致上，绝大多数被设计为高端服务器的电脑会支援ECC记忆体；绝大多数低价位的家用或是小型企业用的电脑会支援无parity记忆体。

2、同位(Parity)

当parity功能在电脑系统中被使用时，每八位元的数据便有一个parity位元与其同时储存在DRAM中。两种同位(parity)协定：奇同位元(Odd Parity)与偶同位元(Even Parity )以类似的方式运作。

同位也有其限制。举例而言，同位只能侦测错误而不能修正，这是因为同位技术无法判断找出八位元中的错误位元。此外，当多个位元无效而数据满足所使用的奇同位元或偶同位元条件，同位电路便无法找出错误。举例而言，当一个有效的0变成无效的1而有效的1变成无效的0，两个错误便相互抵消而同位电路便无法发现错误。所幸，这种情况发生的机会相当微小。
 

3、错误修正码检查(ECC)

Error Correction Code是一种主要用在高阶个人电脑以及档案服务器中的数据完整性检测。ECC与Parity检测的重要不同点在于ECC能够侦测并修正单位元错误，使用ECC时，单位元错误修正通常在使用者发现错误之前就已经完成。依照使用的记忆体控制器的不同，ECC也能够侦测到少见的2、3、4位元错误，虽然ECC能够侦测到这些错误，它并不能修正这些错误。但是，有些形式较复杂的ECC便能修正多位元错误。
 
利用一种特别的数学规则系统，并与记忆体控制器结合，ECC电路在存入记忆体的数据位元中加入ECC位元，当CPU向记忆体要求数据时，记忆体控制器将ECC位元解码并判段是否有一个或是多个损坏位元组。如果有单位元错误，ECC电路便修正该位元，如果发生多位元错误，ECC电路便回报同位错误。

4、其他特点

除了规格，记忆体技术，以及错误侦测方式以外，还有几个与选择记忆体产品相关的重要特点。

(1)速度

记忆体零件与模组的速度是最佳化记忆体配置时最重要的条件。事实上，所有的电脑系统指明记忆体零件的速度，这些指示必须被遵守以确保记忆体相容性。这个部分将介绍三种测量记忆体零件与模组速度的方式，存取时间、MHz、与位元组/秒。

A、存取时间

在SDRAM出现前，记忆体速度是以存取时间来表示，以纳秒为单位。记忆体模组的存取时间表示模组送出所要求的数据所需的时间，所以，越小的数字代表越短的存取时间。常见的速度为80ns、70ns以及60ns，很多时候，模组的速度能够从模组的型号辨认，以“-6”结尾代表60ns，以“-7”代表70ns，以此类推。
 
绝大多数时候，你能够在电脑系统上使用与标示系统指定速度相同或更快的记忆体零件，举例而言，如果系统要求70ns记忆体，使用70ns及60ns记忆体通常不会有问题。但是有些较老的系统在系统启动时会检查记忆体ID的标示速度，并且只会在认可指定速度后启动，举例而言，如果系统指定速度为80ns，不同的速度便不会被接受，即使它比较快。许多这样的情况下，这种系统所使用的模组仍然能够装配速度较高的晶片，但是模组的ID会被设定在比较慢的速度以确保系统的相容性 这就是模组上标示的速度有时与实际速度不同的原因。

B、百万赫兹(Megahertz)

SDRAM技术开始发展的同时，记忆体模组的速度便开始以百万赫兹(MHz)来计算。记忆体晶片上标示的速度通常还是以纳秒计算。这样很容易混淆，尤其是当这些纳秒标示并非标示存取时间，而是时钟周期间的纳秒数。举例而言对速度为66MHz、100MHz，以及133MHz的SDRAM晶片而言，对应的晶片标示就分别是–15、-10与–8。

如同前面所说的，处理器的速度与记忆体的速度通常不是一样的，记忆体的速度受到记忆体汇流排速度的限制，处理过程中速度最慢的一环。

C、每秒的位元组数(Bytes per Second)

一开始将百万赫兹数转换为位元组数/秒可能会令人感到困惑，转换过程中最重要的两项数据是速度(MHz)以及汇流排宽度(位元)。
 
汇流排宽度：如果你有一个8位元汇流排，那么8位元，或一个位元组的数据可以一次透过汇流排传输，如果你有一个64位元汇流排，那么64位元，或8位元组的数据可以一次透过汇流排传输。
 
汇流排速度：如果记忆体汇流排速度是100MHz，这代表每秒一亿时钟周期，一般来说，每的时钟周期能够传输一个Pack的信息，如果这个100MHz汇流排的宽度是1位元组，那么数据便能以每秒100MB的速度传输；在100MHz的64位元宽的汇流排上，数据以每秒800MB的速度传输。

Rambus模组速度有时以MHz表示，有时以MB/秒表示。有一型Rambus模组以400MHz的速度运作，但由于Rambus可以在一个时钟周期中传输两组，而非一组数据，模组速度便是800MHz有时称为PC800由于Rambus汇流排宽度为16位元，或2位元组宽，数据以每秒1600MB，或1.6GB的速度传输。用相同的方法运算，PC600 Rambus模组以每秒1.2GB的速度传输数据。

D、Registers与Buffers

Registers以及Buffers以“重新驱动(re-driving)”记忆体晶片中控制信号的方式改善记忆体运作，它们能够被装置在记忆体模组外或是安装在记忆体模组上。将Registers与Buffers放置在记忆体模组上能使系统容纳更多记忆体模组。这类模组通常在服务器或是高阶工作站电脑中发现。在升级时必须注意的是，无buffers及有buffers或Registers的记忆体模组不能够混用。

Buffering(EDO以及FPM)在EDO以及FPM模组中，重新驱动信号的过程称为Buffering使用Buffering并不会降低效能表现。Registering(SDRAM):在SDRAM中，信号驱动的过程称为Registering。Registering与Buffering相似，除了在Registering程序中，数据进出Register都由系统时钟计时，具有Register功能的模组较没有Register功能的模组稍慢，由于Register程序需要一个时钟周期来完成。

有Buffer及无Buffer模组相比，它们各有不同的Keys数目，两者不被混用。

E、Multiple-Banked模组

Multiple-Banked模组给与晶片使用更多弹性空间。Multiple Banking使记忆体设计师能够将模组分成数个部分，于是在电脑系统中能等同多于一个模组。这样的设计等同于电脑中的多组记忆体插槽:系统一次从一组记忆体中存取，不管记忆库中有多少记忆体插槽。

有些人将“双面(double-sided)”与“dual-banked”两个名词混淆，其实不同：“双面(double-sided)”指的是晶片实际上被安装在模组的正反两面上，而“Dual-banked”是指模组是透过电学方式分为两个部分。

F、锡vs.金

记忆体模组的连接点是用锡制或金制。金的传导较锡良好，但是由于锡的价值较金便宜很多，在90年代初期，电脑制造厂开始在系统主机板插槽中使用锡制连接点以降低成本。如果在购买记忆体时同时选择有配备金质连接点与锡制连接点的模组，最好能够搭配模组插槽所使用的金属选择。使用同样的金属能够避免腐蚀。

金士顿的政策一向是搭配相同金属，所以金士顿为每个电脑系统所生产的型号也将插槽所使用的金属列入考虑。

G、更新速度

更新是指将记忆体晶片中的记忆体单位重新充电的程序。电脑记忆体的内部被规划成行列式的记忆体阵列，就像棋盘上的格子，而每纵列再以晶片上的I/O宽度加以分割，整个行列组织称为DRAM阵列。DRAM被称为“动态”随机存取记忆体，由于它每秒必需被更新，或重新充电数千次以储存数据，由于记忆体单位被规划在储存电能微小的电容四周，它们必须被更新。这些电容以类似微小电池的方式运作，在不充电的状况下即失去除储存的电能，同时从记忆体阵列中读取数据的过程消耗储存的电能，所以读取数据前记忆体单位必须重新充电。

记忆体单位以每次一行的方式更新(通常每更新周期一行)，更新速度并不是指更新记忆体所需的时间，而是指更新整个记忆体阵列所需更新的行数。举例而言，2K的更新速度指更新整个阵列时需要更新2048行，同样的，4K更新速度指需要更新4096行。

一般来说，系统中的记忆体控制器起始更新操作。但是有些晶片能够自行更新，这代表这些DRAM晶片永有自己的更新电路而不需中央处理器以或外部记忆体控制器干涉，自行更新晶片能够大幅减少电力消耗，并且常用于携带式电脑。

H、CAS Latency

CAS latency是指对DRAM晶片上某一行下达要求所需要的时间，Latency是计算延迟的单位，所以CL2  CAS latency系数指延迟两个时钟周期，而CL3 latency系数指延迟三个时钟周期。SDRAM刚推出时，制造CAS latency系数低于CL2的晶片很困难。虽然有些指示要求CL2，但许多模组在CAS latency系数为CL3时仍可正常运作。

I、散热器及散热片

随着记忆体零件的速度提高，晶片密度随之提高，而更多电路也被压缩规划入更小的电路板上，多余热能的分散成为更重要的问题。近年来新的处理器已经加入风扇设计，新的记忆体模组设计使用散热器以及散热片来维持安全运作温度。

J、SPD与PPD
 
电脑系统开机时必需检查记忆体模组的配置以确保正常运作，PPD(Parallel Presence Detect)是使用数个电阻传导所需数据的传统方式，PPD是SIMM模组以及某些DIMM模组所使用的识别方式；SPD(Serial Presence Detect)使用EEPROM(Electrically Erasable Programmable Read-Only Memory)储存模组的相关信息。

EPROM是一种能够记录记忆体模组不同相关信息的晶片，这些信息包括模组容量、速度、记忆体种类，甚至制造厂名字。开机时，中央处理器使用这些信息来了解系统中所使用的记忆体种类并依此调整设定。EEPROM(Electrically Erasable Programmable Read-Only Memory)晶片(有时称为E2PROM)与EPROM的不同处在于它被修改时不需要从电脑中取出，但是它必需全部同时，而不能选择性的，清除或重设，同时它也有一定的寿命，就是它只能够被重设一定次数。

K、Clock Line数目(2-Clock vs. 4-Clock)

SDRAM记忆体晶片需要连接记忆体模组与系统时钟的Clock lines。2-Clock代表有两条clock line与模组相连，而4-Clock代表有四条clock line与模组相连。最早的Intel设计为2-Clock，由于记忆体模组上只有八个晶片。后来，4-Clock设计的发展减少了每条clock line所连接的晶片，藉此减低每条clock line的负载并加快数据通讯。

L、电压

随着DRAM晶片间距离减少以及散热重要性增加，记忆体模组上的电压持续降低。从前大多数的电脑系统以五伏特的标准电压运作。小型笔记型电脑首先使用3.3伏特晶片，这不只是因为温度问题，由于低电压晶片使用较少电力，于是能够延长电池寿命。目前大多数桌上型电脑也使用标准3.3伏特记忆体，但是随着产品尺寸继续缩小以及零件越来越接近，3.3伏特记忆体正快速的被2.5伏特晶片所取代。

M、合成vs.非合成(Composite vs. Non-Composite)

合成与非合成最早被苹果电脑使用在分辨容量相同但是使用不同数目晶片的模组。当业界正处于一个晶片密度生产过度期时，一般来说会有一段时间能够生产，例如，具有8个新容量晶片或是32个旧容量晶片的模组。苹果电脑将使用最新技术以及较少晶片的模组称为“非合成”，而使用较早期的技术与较多晶片的模组称为“合成”。由于一个模组上安装32个晶片可能产生过热以及空间问题，苹果电脑通常建议客户使用非合成模组。

进一步信息，请访问金士顿科技（KINGSTON TECHNOLOGY）有限公司http://www.kingston.com/china/tools/UMG/default.asp。