系统级封装（system in package，SIP）是一种新型的封装技术，在IC封装领域，SIP是最高级的封装。在ITRS2005中对SIP的定义是：“SIP是采用任何组合，将多个具有不同功能的有源电子器件与可选择的无源元件，以及诸如MEMS或者光学器件等其他器件，组装成为可以提供多种功能的单个标准封装件，形成一个系统或者子系统”。对于SIP而言，在单一的模块内需要集成不同的有源芯片和无源元件、非硅器件、MEMS元件甚至光电芯片等，更长远的目标则考虑在其中集成生物芯片等。目前在无线通讯领域内特别是在3G领域内，SIP是非常有潜力的技术。
SIP是IC封装领域的最高端，是一种新型的封装技术。
（1）高密度互连基板材料技术
SIP的基板是系统的重要组成部分，其不仅提供机械支撑和电互连，而且还可以埋置无源元件提高系统的封装效率。如电感、电容、电阻、滤波器、天线等。当前，SIP基板材料主要有两类：LTCC(low temperature Co-fired ceramic，低温共烧陶瓷)和有机高分子材料（主要为PCB）。这两种材料具有较高的布线层数和密度，适合各种元器件的高密度集成。
LTCC作为SIP的另一种选择具有一定的实用价值，是1982年由美国休斯公司开发的新型材料技术。它采用低温烧结陶瓷粉料（800-900℃），根据预先设计的结构，通过流延工艺将陶瓷浆料制成厚度精确且致密的生瓷带，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺形成金属化布线和通孔金属化制成所需要的电路图形，然后将电极材料（Au、Ag、Ag/Pd和Cu)、基板、电子器件（如低容值电容、电阻、滤波器、阻抗转换器、耦合器等）等叠片后，在1000℃以下一次性烧成多层互连三维电路基板，在其表面可以贴装IC和有源器件，制成无源/有源集成的功能模块。
由于其介电常数较小（一般ε≤10），有非常优良的高频特性而且比普通PCB电路基板具有优良的热传导性，适合高低频混合和数模混合设计，在航空、航天、雷达、无线通讯、光电子、MEMS等应用领域具有独特的技术优势。目前对于RF SIP产品的研发和生产，高频低损耗的LTCC多层基板已经成为众多制造厂家的首选。但由于其价格高，大面积加工成品率较低。因此，当前其应用没有有机高分子材料广泛。总之，两者各有所长，如何选取可以根据实际情况而定。
（2）SIP设计的软件技术
SIP技术是一项新型的IC封装技术，它涉及数字、模拟、射频、MEMS等领域。一般的EDA软件都是在特定领域内使用，无法有效的满足SIP产品的设计需求。由于是一项新的而且比较复杂的技术，所以针对SIP设计的软件非常少。当前，Cadence公司推出业界第一套完整的能够推动SIP设计主流化的EDA产品。Cadence解决方案针对目前SIP设计中依赖“专家工程”的方式存在的固有局限性，提供了一套自动化、整合的、可信赖并可反复采用的工艺以满足无线通讯和消费产品不断提升的需求。这套新产品包括Cadence Radio Frequency SIP Methodology Kit，两款新的RF SIP产品（Cadence SIP RF架构和Cadence SIP RF版图）以及三款新的数字SIP产品（Cadence SIP数字架构、Cadence SIP数字信号完整和Cadence SIP数字版图）。
Cadence SIP解决方案也可以与Cadence主要的设计平台无缝整合：可以与Encounter整合实现裸片抽象协同设计，与Cadence Virtuoso整合实现RF模块设计，并与Cadence Allegro整合实现封装与电路板的协同设计以提供尺寸、成本和性能都更为优化的终端产品。针对SIP的软件技术不断发展不仅可以降低系统设计的风险而且大力推动了SIP技术的发展。
（3）芯片的互连方式与工艺技术
芯片的互连方式种类比较多，一般有引线键合、载带自动焊、倒装焊以及穿透硅片的互连（TEWI）等技术。这里我们要重点阐述倒装焊与TEWI技术。传统的封装互连主要是通过引线键合和载带自动焊来实现。
但当SIP面向射频以及复杂的系统设计时，倒装芯片技术比引线键合更具有优势。它是一种新型的芯片互连技术。其技术优点十分明显，如它可以实现更高的互连技术比引线键合更具有优势；实现更短的信号传输路线和低的耦合电感以及优良的噪音控制，同时易于实现薄外形的封装。系统性能对芯片互连的寄生效应十分敏感，如果寄生效应过大将会产生较大的损耗。由于其特有的面阵列凸点互连结构，倒装焊工艺在这一产品领域具有独特的技术优势。
还有一种新型的互连方法是穿透硅片的互连（TEWI）。通过在硅芯片或者硅圆片上适当的位置形成小的穿孔并实现孔内的金属化，形成芯片两面的电连接。这样的电连接通过类似于倒装芯片凸点的技术可以完成堆叠芯片直接的链接。由于芯片间的连线更短，所以在系统集成时可满足互连线最短从而达到最大化系统的性能，以满足器件的高频特性。而且这种垂直通孔互连技术对于微机电系统的封装和集成也有重要的意义。
穿透硅片的互连涉及到多方面的技术细节，除了穿孔本身的制作之外，由于填充穿孔的铜与硅之间存在互连等原因，还会涉及到孔内的扩散阻挡层等关键问题。与集成电路铜互连类似，需要开发新型的扩散阻挡层材料与工艺。随着新型互连技术的不断发展在一定程度上也推动了SIP的成长。
（4）无源元件集成与内埋置技术
无源元件在集成电路中的用量日益增加，例如在手机中无源元件和有源器件之比大约为50:1。在数模混合信号应用系统，以及RF应用系统的SIP封装中，无源元件是很重要的组成部分。它对系统的成本、体积和可靠性有着十分明显的影响。将无源元件集成于一体，可以有效地减少封装体积，降低寄生效应，降低生产成本，提高系统的可靠性。在SIP产品中，无源元件的集成方式主要有分立式、集成式和埋置式三种。分立式是将封装好的元件直接组装到系统中，集成度低，但工艺技术相对较成熟；集成式简单来说就是将无源元件阵列/网络组装系统中。而埋置式则是在多层互连基板内部直接制作无源元件，从而实现了最短的互连和最高的封装效率。
其中，内埋置无源元件集成技术在当今具有十分广阔的发展前景，已经成为众多SIP厂家研究和开发的重点。无源元件的埋置技术利用薄膜、厚膜技术在芯片或者基板上集成无源器件实际上已经有相对成熟的技术。对于SIP而言，未来更为有吸引力的是包含有源芯片的埋置结构。
（5）三维封装与组装技术
三维封装技术或者堆叠封装是随着电子系统复杂性和元件密度同步增加而出现的。由于在平面上的封装密度不可能再有突破性的进展，必须寻找利用垂直方向来支持进一步的密度增加的需求。3D封装主要有三种类型、即埋置型3D封装、有源基板型3D封装、和叠层型3D封装。在这里主要对第三种形式加以阐述。叠层型3D是在2D封装的基础上，把多个裸芯片、封装芯片、多芯片组件甚至圆片进行叠层互连，构成立体封装。它可以通过三种方法实现：叠层裸芯片封装，封装内封装（Package-in-Package Stacking）和封装上封装（Pockage-on-PackageStacking）。
在这些3D封装类型中，发展最快的是叠层裸芯片封装。叠层裸芯封装首先需要将已制作图形的半导体圆片减薄，然后划片，将裸芯片按照一定的次序粘结在一起，再通过丝焊键合实现芯片之间的电互连，底层芯片也可以采用倒装焊工艺进行互连，最后对叠层芯片实施整体封装。芯片减薄可以提高散热效率、机械性能、电性能、减小封装体积，减轻划片加工量。作为圆片背面减薄工艺，超精密磨削、研磨、抛光、腐蚀等方法获得广泛应用。目前，直径200mm圆片的减薄水平是0.2-0.5mm，直径为300mm圆片要达到这一水平还需要采用化学机械抛光、等离子腐蚀、先划片后研磨等方法。
随着工艺技术的进步，未来圆片的减薄水平预计将达到0.05mm以下。为确保电路的性能和芯片的可靠性，业内人士认为晶圆减薄的极限为20μm左右，以下给出对圆片减薄的要求，即对圆片翘曲和不平整度（即粗糙度）提出的具体控制指标。
3D叠层裸芯片封装中的半导体圆片减薄要求
翘曲/μm 不平整度/μm
最小 2 0.013
最大 7 0.027
平均 4.56 0.018
标准偏差 1.83 0.0057
这种技术从早期的将多个存储芯片叠装于一体，扩展到将不同类型的芯片叠装于一体，如DSP+SRAM+Flash、ASIC+存储器、数字+模拟+射频、MCU+存储器等，叠层封装SIP在手机、数码相机、笔记本电脑、智能卡等一系列电子产品中已经获得了十分广泛的应用。但这种三维的封装技术也面临许多技术挑战，如怎么使硅圆片更薄技术、散热冷却技术、KGD及检测技术等。
SIP技术之路表明，越来越多的半导体芯片和封装将彼此堆叠，以实现更深层次的3D封装。MEC、Fraunhofe-Berlin和富士通等公司联合推出聚合物中芯片工艺，它不采用金丝球焊，而采用硅垂直互连的直接芯片/圆片堆叠，将芯片减薄后嵌入到薄膜或聚合物基中。富士通还生产出了八芯片堆叠SIP，将现有多芯片封装结合在一个堆叠中。
（6）系统模块的划分
模块的划分是指从系统中分离出一块功能，既便于后续的系统整体集成又便于SIP封装。以Bluetooth模块为例，其核心是一块基带处理器，一端是与系统CPU的接口，另一端是与物理层硬件的接口（调制解调器、发送与接收放大器、天线等）。从系统集成的需求来考虑，希望基带处理器和物理层硬件都能集成在一个封装体内。而从封装的角度考虑，天线包含在器件内，会使得器件的体积过大，天线在系统电路板上实现更可行。如果要集成的是一个音频系统，某些高值电容更适于作为模块的外围器件。模块划分完成后就进入了电路细节的设计阶段。由于SIP集成涉及到较为复杂的系统，包括模块内部的细节、模块与外部的关系、信号的质量、延迟、分布、噪声等。
电路与系统的设计水平成了标志是否具有SIP开发能力的一个关键指标。模拟电路或混合电路是SIP最有优势的应用，而这类电路的设计与一般的数字电路相比，要求开发团队有足够的技能与经验。设计中要考虑的关键问题之一是载体上元器件的布局和连线，这与印刷电路板上的系统设计相似，需要综合考虑基板上各芯片及元件在高频下信号之间的串扰、噪声、电通路的辐射等问题；关键问题之二是载体内无源器件的设计，需要综合考虑无源器件工艺的限制（精度）、品质因数（Q）、共振频率等。
随着模块复杂度的增加和工作频率（时钟频率或载波频率）的提高，系统设计的难度会不断增加，从而导致产品开发的多次反复和费用的上升。除使用设计软件外，系统性能的数值模拟也要参与设计过程，比如高频的电磁场模拟、传热的模拟、可靠性等。
（7）系统的测试技术
从硅片到系统是一个复杂的制造过程，其中涉及了大量元器件的制作和装配，任何一道工序都不可能保证100%的成品率，因此SIP产品的系统检测贯穿了从设计到元件筛选、基板制作、组装、封装整个生产制造过程。
边界扫描（BS）和内建自测（BIST）是两项重要的可测试技术，可以明显地提高结构复杂的SIP产品的系统检测效率，降低了测试成本。BS技术是在SIP互连电路及芯片中引入标准的边界扫描单元电路(BSC)，再将各个BSC串联在一起，在电路周边形成移位寄存器(BSR)，在BSR输入端施加测试信号，则在输出端便可以获得测试结果，从而完成环形边界扫描。BIST技术是将自测试结构单元嵌入SIP互连电路及芯片内部，由内置的测试单元自行完成互连电路及芯片的性能检测。
一些SIP制造厂家将BS和BIST有机地结合在一起，用BS技术解决互连测试问题，用BIST技术简化功能测试问题，取得了很好的故障覆盖和测试生成效果，有效地实现了SIP产品的系统检测。
（8）SIP可靠性技术
SIP在应用中除需考虑成本、技术等因素外，还需考虑产品的质量与可靠性。一个技术含量高但可靠性能低的产品显然是缺乏竞争力的，这在军品中表现得尤为突出。SIP可靠性的研究与其他电子产品可靠性的研究既有一致性，也有其特殊性，因此其研究方法和手段对保证产品在全寿命周期中的质量有重要意义。SIP的可靠性研究主要包括可靠性设计、失效分析、可靠性试验及评价、工艺控制和维修性等内容。
可靠性设计的主要方法有冗余设计、容差设计、耐环境设计、热设计等；失效分析的主要任务是针对生产、试验和使用中的失效样品，找出其失效模式，分析失效机理，并提出改进措施；可靠性试验包括环境试验、寿命与加速寿命试验、失效率鉴定试验等；工艺控制主要是对人、机生产环境、生产材料、生产工艺进行严格的控制，以实现既定的可靠性目标；维修性主要研究产品的可修复技术。
