堆栈封装技术是微电子组装技术向着轻、薄、小发展的必然产物。堆栈封装包括封装内封装（PiP）、芯片级封装（SoC）、系统级封装（SiP）和封装级系统（SoP）等。在这些封装中，最受关注的是SoC和SiP。特别是，SoC尚未成熟，SiP的出现让大家有概念操作的嫌疑。

综合各种观点，我们发现：SiP绝非SoC的“新瓶装老酒”，因为前者重应用，更可以化为产品；后者重技术，特别是芯片工艺。SoC技术可以运用在通讯芯片、多媒体芯片上，SiP则可应用到系统整合的产品中。 
 
事实上，SoC与SiP的目标，都是要在同一芯片中整合多种系统功能，只不过前者是以半导体前段制程的电路设计来完成，后者则是由后段封装技术来达到。只是，后来的问题在于，当SoC发展到深次微米以下先进制程后，对设计工作的挑战日益提升；不仅研发时间至少要一年半以上，所需研发费用更是大幅攀升，尤其在射频（RF：Radio Frequency）电路、传感器、驱动器，甚至被动组件等异质（Heterogeneous）组件整合，面临了相当大的技术瓶颈。

欧美半导体业界早在十多年前，便已经有了SiP这种异质整合的观念，只是互补金属氧化半导体（CMOS：Complementary Metal-Oxide Semiconductor）的发展日新月异，SoC也得以跟随摩尔定律的脚步不断演进，即使晶体管的数量增加两倍，芯片价格仍然持续下滑，CMOS逐渐成为半导体解决方案的主流技术。然而，近年来消费性电子产品与无线通信功能逐步结合，移动通讯产品也彷佛是一台小型计算机，可携式电子产品结合了更多的多媒体影音设计，整体发展朝向功能整合前进。当面对轻薄短小的外形与产品快速上市的要求，SoC的瓶颈一一浮现。

在这种情况下，SiP具有设计开发弹性，以及尺寸优势。举例来看，移动电话内存容量关乎其功能的增减，但手机多媒体应用日多却又同时要求轻薄短小，内存芯片所能占用的系统空间愈来愈小，故如何将内存堆栈（stack）成一颗多芯片封装（MCP：Multi-Chip Packaging），把两个原本不同封装且占用较大体积的内存整合而大幅缩减体积，甚或整合内存与处理器芯片，以节省空间而达到轻薄短小的目的，便更显其重要性。而SiP乃植基于SoC，透过将芯片堆栈或并排（side-by-side），便可快速整合成SiP方案，产品开发速度也较SoC更为快速。
 
SiP让设计更为简单，可以加速开发时程，也拥有尺寸优势。当然，SiP的制造成本或许较SoC为高，因为若以单一组件而言，SiP必须使用较多的基板，还有组装与测试费用，自然垫高其成本；但是，SiP的产品开发时间远较SoC为短，而高度整合又可减少印刷电路（PCB）尺寸与层数，整体材料清单（BOM）成本也随之降低；更重要的是，SiP对于抑制电磁干扰（EMI）的效果较好，客户可以减少工程时间的耗费，SiP产品的销售价值将较SoC高出许多。

整合来看，SiP省去基板、导线架、终端测试等制程与材料，对客户来说，成本自然将显着降低。然而，SiP主要是以IC后段封装制程技术为基础，和以IC前端制程技术为基础的SoC，自有其不同，但SiP的发展也并非毫无问题──或者，更正确的说法，应该是还需要一些其他技术的辅助，让SiP技术与产品优化。

相较于传统的打线接合法，由于SiP的应用范围极广，它对材料的稳定和可靠性的要求极为严苛，但随着被动组件的使用数量愈来愈多，如何更有效地埋入基底，便成为SiP技术的重要课题，而透过硅穿透（TSV：Through Silicon Via）封装技术，可解决芯片互连的问题，这将是应用到SiP的重要技术之一。

从产品应用面来看，SiP产品已普遍应用于移动电话手机、数字相机、个人数字助理（PDA：Personal Digital Assistant）、笔记本电脑（Notebook）等便携设备之中，下一步还将应用于数字电视与安全领域。