TI首席科学家方进(Gene Frantz)曾表示，“DSP产业在约40年的历程中经历了三个阶段：第一阶段，DSP意味着数字信号处理，并作为一个新的理论体系广为流行；随着这个时代的成熟，DSP进入了发展的第二阶段，在这个阶段，DSP代表数字信号处理器，这些DSP器件使我们生活的许多方面都发生了巨大的变化；接下来又催生了第三阶段，这是一个赋能(enablement)的时期，我们将看到DSP理论和DSP架构都被嵌入到SoC类产品中。”

DSP发展的三个阶段

60-70年代DSP刚开始出现时，主要是采用NMOS工艺，然后由于功耗的原因，很快转到CMOS，例如C54、C55等型号中的C就表示CMOS。那个时候成本还是比较高的，实现每个MIPS的成本高达10-100美元，成为商品化的障碍。

80年代开始了第二个阶段，DSP从概念走向了产品，TMS32010所实现的出色性能和特性备受业界关注。当设计师努力使DSP处理器每MIPS成本降到了适合于商用的低于10美元范围时，DSP在军事、工业和商业应用中不断获得成功。到1991年，TI推出价格可与16位微处理器不相上下的DSP芯片，首次实现批量单价低于5美元，但所能提供的性能却是其5至10倍。
 
到90年代，多家公司跻身DSP领域与TI进行市场竞争。TI首家提供可定制 DSP——cDSP，cDSP基于内核 DSP的设计可使DSP具有更高的系统集成度，加速了产品的上市时间。同时，TI瞄准DSP电子市场上成长速度最快的领域。到90年代中期，这种可编程的DSP器件已广泛应用于数据通信、海量存储、语音处理、汽车电子、消费类音频和视频产品等等，其中最为辉煌的成就是在数字蜂窝电话中的成功。这时，DSP业务也一跃成为TI最大的业务，这个阶段DSP每MIPS的价格已降到10美分到1美元的范围。
 
21世纪DSP发展进入第三个阶段，市场竞争更加激烈，TI及时调整DSP发展战略全局规划，并以全面的产品规划和完善的解决方案，加之全新的开发理念，深化产业化进程。成就这一进展的前提就是DSP每MIPS价格目标已设定为几个美分或更低。

Gene定律下的DSP演进

CMOS工艺的改变大大降低了功耗，而且随着工艺节点从3微米、0.8微米、0.1微米以及未来的纳米工艺，低功耗是DSP一个不变的特性。同时，DSP的主频不断得到提升，从开始的5MHz，到100MHz、200MHz。
 
在DSP的演进中，一个关键的转折点出现在90年代中期，TI开发出多并行处理结构，1997年推出了C6000 DSP，有8个并行运算单元，原来每个单元性能可达200MPS，这样一下子提高了8倍到1600 MIPS。这些运算单元可以有不同的组合，分为2组、每组4个，包括逻辑处理、数字处理、乘法运算、移位处理四类单元，分别适合不同的应用。这一时期，DSP已广泛用于数据通信、海量存储、语音处理、消费音视频产品等，特别是在蜂窝电话领域的成功。今天，针对基站应用的C6416主频达到1.1GHz、处理能力超过8000MIPS。

性能、价格、功耗永远是DSP追求的目标。每隔十年DSP的性能、规模、工艺、价格等就会发生一个跃迁。DSP的演进同样遵循着摩尔定律，伴随着集成度的不断提高，是性能的提升、价格的下降。

针对DSP功耗的变动趋势，存在一个Gene定律。1982年每MIPS的功耗为250mW，到1992下降为12.5mW，而到2000年仅为0.1mW，2004年到0.01mW，而预计2010年将挑战0.001mW。Gene定律认为，DSP功耗性能比每隔5年将降低10倍。