Altera PLD时序及优化设计专题课程
日期：2009年3月30日至4月1日
地点：中国上海市张江高科技园区松涛路560号张江中心B座18楼

定制逻辑解决方案领先供应商Altera公司推出了PLD设计Quartus II进阶专题课程，该课程采用Altera美国原版材料，由Altera亚太技术支援中心的技术专家亲自授课。通过培训，工程师将系统学习Quartus II时序分析专题课程和代码风格、时序优化、面积优化、功耗优化专题课程。完整通过三天培训的学员将获得由Altera颁发的证书。

 
课程内容

第一天 
9:00- 9:30  欢迎致词和PLD行业趋势介绍
 
9:30-10:30  静态时序分析基本原理和时序分析模型
 
10:30-10:45  休息
 
10:45-12:00  使用Quartus II Timequest时序分析器约束分析设计
 
12:00-13:00  午餐
 
13:00-14:00  传统时序分析器TAN到基于SDC的Timequest时序分析器转换
 
14:00-15:00  使用Timequest约束和分析源同步电路
 
15:00-15:15  休息
 
15:15-18:00  DDR/DDR2时序收敛分析
 
第二天 
9:00-11:00  Altera器件的推荐代码风格
 
11:00-12:00  Quartus II 时序优化策略
 
12:00-13:00  午餐
 
13:00-15:00  Quartus II 时序优化workshop
 
15:00-15:15  休息
 
15:15-16:15  FPGA的资源优化
 
16:15-18:00  CPLD的资源优化
 
第三天 
9:00-11:00  Quartus II 增量式编译（QIC）和LogicLock
 
11:00-12:00  时序优化工具DSE
 
12:00-13:00  午餐
 
13:00-15:00  FPGA功耗分析工具EPE和PowerPlay
 
15:00-15:15  休息
 
15:15-17:15
 FPGA功耗优化
 

报名方式

本课程为付费培训，了解培训报名方式及详细信息。
电话咨询:+86 21 6146 1700 转 王先生

费用

培训费用原价（含教材费）:10395元人民币
推广价格:凡于2009年3月31日前报名，享受优惠价2999元人民币，（学生2499元人民币）。报名人数仅限12人，报满即止。 
 
了解活动详情http://cm.altera.com.