【产通社，9月19日讯】Aldec, Inc.消息，其HES-7原型验证板基于Xilinx Virtex-7芯片设计而成，设计容量可从4MG扩充至96MG，单一HES-7原型验证板的最大容量为24MG(V7-2000T*2)。藉由Aldec公司所提供的高速背板连结可达96MG设计容量（背板可容纳4片原型验证板）。

“时至今日，SoC/ASIC设计部门已无法再引用过去现成的低容量原型验证系统来完成复杂的设计，越来越多的FPGA芯片将会被要求应用到SoC/ASIC的设计里，耗时的分割设计(partitioning)及不断增加软件工具的支出也愈加困扰着设计部门。”这是Aldec, Inc.硬件设计部总经理Zibi Zalewski所强调的。也因此HES-7原型验证板结合了Xilinx新推出的Virtex-2000T芯片所产生的验证设计平台便应运而生。

“Aldec HES-7新产品将Xilinx Virtex-7芯片及Vivado设计套件充分结合在一起，双方技术的合作将大大提升工程师设计的速度及缩短设计的时程，当然也因此大幅降低了原型设计验证的成本。”这是Xilinx Virtex-7资深产品经理Kirk Saban进一步阐述的。

鉴于HES-7 新产品的发布，Aldec公司撰写了技术性的文章：ASIC Verification Using FPGA based Prototyping。查询进一步信息，请访问官方网站http://www.aldec.com/products/HES-7。(BUSINESS WIRE-美国商业资讯)