【产通社，6月22日讯】联华电子（UMC）消息，其将与Elpida公司、力成科技股份有限公司（Powertech Technology；TWSE股票代码：6239）三方携手合作，针对包括28奈米的先进制程，提升3D IC的整合技术。这项合作将会运用Elpida的DRAM（动态随机存取内存）技术，力成科技的封装技术，以及联华电子的先进逻辑技术优势，共同开发Logic+DRAM的3D IC完整解决方案。

“Elpida公司领先业界，在去年首度以TSV（Through-Silicon Via, 直通硅晶穿孔）技术为基础，成功开发80亿字节的DRAM，”Elpida公司董事兼技术长安达隆郎表示。“这项技术最大的优势是它可以在逻辑与DRAM组件间建立大量的I/O连结，这样将可以大幅增加数据传输的速率并且减少功率消耗，使新型式的高效能组件能够运作。然而，我们需要可信赖的逻辑晶圆专工伙伴才能达成这个目标。与联华电子的合作意味我们能使用最先进的TSV整合技术将Elpida先进的DRAM技术，与联华电子的尖端逻辑晶圆专工技术，包括提供先进微处理器等系统单芯片解决方案的经验结合。而透过TSV技术整合所有组件，我们便能加速研发的脚步，推动最终的系统解决方案问世。”

“此外，大幅提升TSV整合技术意味我们需要成本较低的产品技术以及生产制程，才能应付大量生产的需求。”安达先生继续表示。“与力成科技的合作则可促成此一目标，因为力成科技能够在这项合作中提供先进的封装技术。相信这项三方合作能使我们利用TSV技术提供多样化的服务，让客户得以建立更为强大的高效能系统。”

力成科技资深副总兼研发技术长岩田隆夫表示，“这项3D IC与TSV技术的整合完全符合力成科技业务与技术上的策略。我们致力于为全球顶尖内存业者提供先进的内存封装与测试服务，采用最薄到50微米的晶圆与优异的黏晶技术，能在一个商业化封装内堆栈8个晶方，可应用在智能型手机产品上。此外，我们也一直致力于开发16晶方及以上的堆栈封装，维持低封装组合。同时自2007年起，力成科技也持续为逻辑客户开发SiP（System in a Package, 系统级封装），以打线接合（wire bonding）与表面黏着技术（Surface Mounted Technology, SMT）的方式组成包括WLCSP（Wafer Level Chip Scale Package, 晶圆级封装）、Flip Chip（覆晶封装）与被动组件等封装方式，例如应用在可携式行动组件上的系统模块。为了产出低成本高效能的3D IC整合组件，力成科技参与这次与Elpida以及联华电子的合作，期望为半导体业界的演进贡献一份心力。”

联华电子副总暨先进技术开发处处长简山杰表示，“联华电子为服务客户，一直积极追求尖端的技术解决方案，成果卓著。在2009年10月我们成功产出40奈米制程高效能客户产品。而在28奈米制程方面，我们的后闸极（gate-last）高介电系数/金属闸极（HK/MG）研发预计在2010年年底即可准备就绪，进行客户硅智财验证。随着CMOS制程微缩带来的技术与成本上的挑战，采用TSV技术的3D IC便成为摩尔定律之外的另一个选择。然而，需要3D IC TSV解决方案来生产次世代产品的客户正面临多项挑战，包括标准化、供应炼基础架构、设计解决方案、热应力、封装测试整合以及成本问题等等。身为3D IC整合解决方案的晶圆制造厂，我们非常高兴能与Elpida公司以及力成科技合作，针对各种不同应用产品，共同开发一个完整的TSV整合解决方案。运用联华电子尖端的28奈米逻辑技术与逻辑设计接口、Elpida公司的DRAM/TSV技术以及力成科技的封装与测试服务，这项合作将能使联华电子为客户的3D IC设计提供完整的解决方案。”同时，联华电子也将支持使用其他TSV方法的客户，透过与现有封装伙伴合作，积极发展解决方案，满足其他客户的需求。

使用TSV技术整合DRAM与逻辑技术之后，预计其提供的效能，将能满足行动与可携式电子产品3C功能不断整合的趋势。这项合作将能促进完整解决方案的开发，其中包括Logic+DRAM接口设计、TSV结构、晶圆薄化、测试与芯片堆栈组装。这项技术预期能增加成本上的竞争力，改善逻辑良率效应，并且加速进入3D IC市场的时间。

查询进一步信息，请访问http://www.umc.com.