【产通社，9月26日讯】智原科技（Faraday Technology, TAIEX: 3035）网站消息，其以联电 90奈米制程所设计之SATA 3G解决方案通过SATA-IO兼容性测试，此产品亦是业界首颗在此制程中通过兼容认证的IP芯片，此外，智原也因此成为全球第二个列入SATA-IO建构清单（SATA-IO's Building Block Listing）的IP供货商。符合兼容性测试的SATA解决方案有助于确保交互使用性(interoperability)，并可缩短客户产品的上市时间，为智原科技在高速传输界面立下另一里程碑。

智原科技策略长王国雍指出：“智原科技在高速输出入接口的技术研发上，始终领先同业。包括先前发表的PCIe Gen II、USB 3.0以及现今推出的SATA等，而这些输出入技术的相容性测试与通过相关认证也都是我们内部致力完成的目标，以确保客户未来产品的交互使用性。目前符合兼容标准的90奈米PCIe-Gen II以及SATA 3G，已可对外供应，而USB 3.0 预计将于年底推出。智原先后推出这一系列完整且具高效价比的解决方案，预计将加速推动相关应用市场的起步与蓬勃发展。”

智原科技研发处长曾玉光表示：“通过SATA兼容性测试一向是IP供货商的重要目标。智原能够通过这项测试，不仅是对智原高速输出入技术设计能力的肯定，也实现了我们向来对客户提供性能优越解决方案的承诺。”

产品特点

从2008年开始，全球的内接式磁盘当中，有将近98%是采用SATA接口，已成为储存应用领域中的主流标准，也让兼容性测试愈显重要性。但回溯到数年前SATA 3G首次揭橥时，相容性测试的要求不但被视为过度保守、且会抑制SATA的发展。而当线路板噪声随着系统频率及接口带宽不断上升、SATA讯号电气特性的大幅减损、以及因同步切换噪声(Simultaneous Switching Noise，SSN)而造成timing margins缩短等状况逐渐出现时，才让业界体认到兼容性测试的重要性，也奠定其为确保交互使用性上不可或缺的关键要素。

SATA-IO规范对于主要的电气参数表现要求相当严格，像是发射端抖动(jitter)、发射端升/降时间平衡(tx rise/fall time balance)、接收端抖动容许度 (rx jitter  tolerance)、以及回波损失(return loss)等，而其中某些参数彼此的牵制影响，使得设计更形复杂与困难。智原的设计团队采用新开发出的低抖动锁相回路(PLL)，并同时改善时脉数据还原(clock-data recovery，CDR)电路，以突破这些设计上的难题。此外，3Gb/s的CDR使用半速架构(half-rate architecture)与3倍超取样相位侦测器(3x-oversampling  phase detector)，以符合SATA抖动容许屏蔽值(SATA jitter tolerance mask)。

供货与报价

智原已可对外供应的SATA产品包含：90奈米及0.13微米 SATA 1.5G/3G物理层、SATA主端控制器、SATA装置端控制器。查询进一步信息，请访问http://www.faraday-tech.com。