加入收藏
 免费注册
 用户登陆
首页 展示 供求 职场 技术 智造 职业 活动 视点 品牌 镨社区
今天是:2025年5月2日 星期五   您现在位于: 首页 →  产通直播 → STEAM(学术科研)
中科院微电子所在高性能锁相环芯片方面取得新进展
2024/7/31 19:25:01     

按此在新窗口浏览图片

【产通社,7月31日讯】中国科学院微电子研究所(Microelectronice of Chinese Academy of Sciences)官网消息,2024 IEEE Symposium on VLSI Technology & Circuits近日在美国召开,微电子所抗辐照器件技术重点实验室李博研究员、杨尊松研究员团队在会上展示了高性能锁相环芯片的最新研究进展。

网路数据交互量爆炸式增长,促使通信技术的不断进步,5.5G、6G、224Gb/s高速接口电路等新一代通信系统要求锁相环频率综合器的RMS抖动小于50fs,这在硅基CMOS集成电路设计中极具挑战。

亚采样锁相环的相位锁定环路无需使用多模分频器和重定时器,有潜力在低功耗下进一步提升抖动性能。对于50fs以下极低RMS抖动,参考路径中的缓冲器通常会极大限制亚采样锁相环的带内相位噪声,需要消耗较大功耗和面积将其降低至较低水平。双边沿采样鉴相技术能够将参考缓冲器引入的相位噪声降低3dB,但会恶化频率分辨率。针对上述问题,抗辐照器件技术重点实验室研究团队提出了可配置双边沿亚采样锁相环结构,通过奇偶采样模式切换,能够在同步实现低功耗和低抖动的前提下保持频率分辨率不变,所提出的锁相环结构在硅基65nm CMOS工艺上进行了流片验证,实现了目前国际上最佳的抖动-功耗的参考频率归一化优值。

上述研究成果以“A 6.5-to-6.9-GHz SSPLL with Configurable Differential Dual-Edge SSPD Achieving 44-fs RMS Jitter, ?260.7-dB FOMJitter, and ?76.5-dBc Reference Spur”为题发表在集成电路设计领域国际顶级会议2024 VLSI Technology and Circuits,微电子所博士研究生陈天乐和任洪宇为该文章的共同第一作者,微电子所杨尊松研究员、李博研究员为该文章的通讯作者。

查询进一步信息,请访问官方网站http://ime.cas.cn/kygz/kydt/index_1.html。(Robin Zhang,产通数造)    (完)
→ 『关闭窗口』
 365pr_net
 [ → 我要发表 ]
上篇文章:壁仞科技加入中国联通智算联盟
下篇文章:中国科大观测双光子空间波函数动力学演化
  → 评论内容 (点击查看)
您是否还没有 注册 或还没有 登陆 本站?!
 分类浏览
官网评测>| 官网  社区  APP 
STEAM>| 学术科研  产品艺术  技术规范  前沿学者 
半导体器件>| 产品通报  企业动态  VIP追踪 
电子元件>| 产品通报  企业动态  VIP追踪 
消费电子>| 产品通报  企业动态  VIP追踪 
商业设备>| 产品通报  企业动态  VIP追踪 
电机电气>| 产品通报  企业动态  VIP追踪 
电子材料>| 产品通报  企业动态  VIP追踪 
电子测量>| 产品通报  企业动态  VIP追踪 
电子制造>| 产品通报  企业动态  VIP追踪 
应用案例>| 家庭电子  移动电子  办公电子  通信网络  交通工具  工业电子  安全电子  医疗电子  智能电网  固态照明 
工业控制>| 产品通报  企业动态  VIP追踪 
通信电子>| 产品通报  企业动态  VIP追踪 
交通工具>| 产品通报  企业动态  VIP追踪 
基础工业>| 产品通报  企业动态  VIP追踪 
农业科技>| 产品通报  企业动态  专家追踪 
信息服务>| 企业动态 
光电子>| 企业动态 
关于我们 ┋ 免责声明 ┋ 产品与服务 ┋ 联系我们 ┋ About 365PR ┋ Join 365PR
Copyright @ 2005-2008 365pr.net Ltd. All Rights Reserved. 深圳市产通互联网有限公司 版权所有
E-mail:postmaster@365pr.net 不良信息举报 备案号:粤ICP备06070889号