【产通社,2月26日讯】Imperas Software Ltd.官网消息，RISC-V国际高级会员Ventana Micro Systems Inc.已选择Imperas为正在开发的RISC-V处理器提供仿真、测试和验证解决方案作为IP核和小芯片。

Ventana Micro Systems的设计验证负责人Josh Scheid说，“在Ventana，我们的开发人员团队正在构建基础处理器IP和小芯片构建模块，这将使最苛刻的计算工作负载市场的性能发生巨大变化。我们的验证策略是在最苛刻的场景中测试基于RISC-V的处理器，并在我们的验证环境中使用Imperas RISC-V矢量测试套件和Imperas黄金参考模型。”

Imperas Software Ltd .首席执行官Simon Davidmann表示，“设计创新通常集中在最初的概念或想法的火花上，但实施基于RISC-V开放标准规范的最先进的处理器更多的是开发和测试背后的专门工程，将项目概念带到设计完成阶段。RISC-V提供了设计灵活性的新时代。在Imperas，我们开发验证解决方案，以灵活的框架补充验证任务，专家验证团队可以在构建未来的处理器时扩展和调整该框架。我们很高兴被Ventana Micro的创新者选中来完成验证任务。”


应用特点


Ventana为数据中心、汽车、5G基础设施、人工智能和客户端市场中的高性能应用提供最高性能的RISC-V CPU，具有特定领域工作负载加速能力，以多核小芯片或core IP的形式提供。Ventana由处理器行业的资深人士创建，是RISC-V国际董事会及其技术指导委员会的成员。

Imperas为RISC-V处理器验证提供了一个灵活的框架，使设计验证团队能够全面验证处理器实现，并加快上市时间。基于受信任的Imperas RISC-V参考模型、验证IP和Imperas架构验证测试，Imperas还提供了一种“锁定-步进-比较”方法，可根据Imperas RISC-V参考模型对处理器实施进行动态比较，这种方法既能准确检测问题，又能有效解决缺陷。

RISC-V矢量规范实现的验证可能会很复杂，因为开发人员可以使用的配置选项和参数范围很广。Imperas RISC-V参考模型包括涵盖矢量规格完整范围的规定。为了补充这一点，Imperas verification IP包括针对矢量的架构验证测试套件，可根据要求提供，并配置为相同的目标参数。免费的riscvOVPsimPlus包包括完整的Imperas RISC-V参考模型和架构验证测试套件，针对基本矢量引擎RV32GCV配置，elen:32，vlen:256，slen:256。

ImperasDV RISC-V处理器验证技术已经在许多领先客户中得到积极应用，其中一些客户已经有了芯片原型，目前正在进行第二代设计。这些客户、合作伙伴和用户跨越了从开源到商业的RISC-V采用者的广度；研究转向工业；微控制器到高性能计算。其中一个精选的例子包括- Codasip、Dolphin Design、EM Microelectronics (Swatch)、Frontgrade Gaisler、Intrinsix、NSITEXE (Denso)、Nvidia Networking (Mellanox)、恩智浦、OpenHW Group、MIPS、希捷科技、Silicon Labs和Valtrix Systems，以及许多其他尚未公开的公司。


供货与报价


ImperasDV现已上市。免费的riscvOVPsimPlus软件包，包括Imperas RISC-V参考模型、最新的测试套件和指令覆盖分析，包括最新RISC-V认可规范的更新，现已在http://www.OVPworld.org/riscvOVPsimPlus.的OVPworld上提供。

查询进一步信息，请访问官方网站http://Imperas.com/ImperasDV。（张怡,产通发布)    （完）