【产通社，10月25日讯】益华计算机（Cadence；NASDAQ股票代码：CDNS）官网消息，其完整且经硅认证（Silicon-Proven）支持台积电N5 制程的DDR5/LPDDR5 DRAM （动态随机存取内存） IP储存标准已就绪。此多标准IP包括Cadence PHY、控制器设计IP及验证IP（VIP），并支持包括数据中心、储存、人工智能/机器学习（AI / ML）及超大规模运算等多种应用。Cadence及台积电共同客户，将从中受惠，完成更快速、低风险与多种内存连接先进制程的芯片设计。

Cadence与台积电的IP合作，对于当今的市场格局至关重要。例如，在同一内存接口IP中结合使用DDR5及LPDDR5协议解决方案，可提供高速、具扩展性内存容量的解决方案。Cadence IP的目标是使DDR5及LPDDR5的实现具可预测性并顺利完成，成为弹性化的解决方案。多标准DDR5/LPDDR5 IP解决方案允许用户在不同环境下，以单芯片支持多种内存，使芯片可用于不同市场及不同DRAM需求的产品。

DDR5/LPDDR5 IP支持Cadence智能系统设计策略，以实现先进制程系统单芯片（SoC）的卓越设计。该IP充分运用Cadence经硅验证的DDR及高速SerDes设计技术、以及Cadence VIP的全面验证功能，为实现SoC的设计人员提供最大信心。

查询进一步信息，请访问官方网站http://www.cadence.com。（Lisa WU, 365PR Newswire）    （完）