加入收藏
 免费注册
 用户登陆
首页 展示 供求 职场 技术 智造 职业 活动 观察 品牌 ReaderBank
今天是:2023年2月9日 星期四   您现在位于: 首页 →  产通直播 → 半导体器件(产品通报)
新思科技与GF合作开发12LP+FinFET解决方案DesignWare IP
2020/10/24 15:24:49     

按此在新窗口浏览图片

【产通社,10月24讯】新思科技(Synopsys,Inc;纳斯达克股票代码:SNPS)官网消息,其与GLOBALFOUNDRIES(GF)合作,开发用于GF的12LP+ FinFET解决方案的广泛DesignWare IP产品组合,此次合作标志着两家公司之间长期成功合作的又一重要里程碑。


产品特点


DesignWare IP产品组合包括USB4/3.2/DPTX/3.0/2.0、PCIe 5.0/4.0/2.1、Die-to-Die HBI以及112G USR/XSR、112G Ethernet、DDR5/4、LPDDR5/4/4X、MIPI M-PHY、模拟到数字转换器和一次性可编程(OTP)非易失性存储器(NVM)IP。DesignWare IP核经过优化,可满足GF12LP+解决方案中云计算和AI芯片对高带宽内存吞吐量和可靠高性能连接的需求。

作为GF最先进的FinFET解决方案,12LP+以GF成熟的14纳米/12LP平台为基础。该平台现已成功出货超过一百万片晶圆。相较于12LP,12LP+的性能提升包括SoC水平逻辑性能提高了20%以及逻辑晶片尺寸方面改进了10%。


供货与报价


DesignWare PCIe 5.0、PCIe 2.1硅片设计套件现已上市。DesignWare USB4/3.2/DPTX/3.0/2.0、PCIe 4.0、LPDDR4X multiPHY、Die-to-Die HBI,以及112G USR/XSR、112G Ethernet、MIPI M-PHY和模拟IP硅片设计套件计划于2020年下半年上市。DDR5/4、LPDDR5/4/4X硅片设计套件和DesignWare OTP NVM IP初步设计套件计划于2021年第一季度上市。

查询进一步信息,请访问官方网站http://www.synopsys.com/designware。(Lisa WU, 365PR Newswire)    (完)
→ 『关闭窗口』
 365pr_net
 [ → 我要发表 ]
上篇文章:Cadence GDDR6 IP获台积电N6制程硅认证 供N6…
下篇文章:AEM宣布全新“验证+”网络和线缆混合测试仪NSA
  → 评论内容 (点击查看)
您是否还没有 注册 或还没有 登陆 本站?!
 分类浏览
官网评测>| 官网上线  官网动态  社区建设 
产学研通>| 标准规范  科研动态  专家动态 
半导体器件>| 产品通报  企业动态  VIP追踪 
电子元件>| 产品通报  企业动态  VIP追踪 
消费电子>| 产品通报  企业动态  VIP追踪 
商用电子>| 产品通报  企业动态  VIP追踪 
电机电气>| 产品通报  企业动态  VIP追踪 
电子材料>| 产品通报  企业动态  VIP追踪 
电子测量>| 产品通报  企业动态  VIP追踪 
电子制造>| 产品通报  企业动态  VIP追踪 
应用案例>| 家庭电子  移动电子  办公电子  通信网络  交通工具  工业电子  安全电子  医疗电子  智能电网  固态照明 
工业控制>| 产品通报  企业动态  VIP追踪 
通信电子>| 产品通报  企业动态  VIP追踪 
交通工具>| 产品通报  企业动态  VIP追踪 
基础工业>| 产品通报  企业动态  VIP追踪 
农业科技>| 产品通报  企业动态  专家追踪 
信息服务>| 企业动态 
光电子>| 企业动态 
关于我们 ┋ 免责声明 ┋ 广告服务 ┋ 与我在线 ┋ 联系我们 ┋ About 365PR ┋ Join 365PR
Copyright @ 2005-2025 365PR Newswire. All Rights Reserved. 深圳市产通互联网有限公司 版权所有
E-mail:readerbank#126.com 不良信息举报 备案号:粤ICP备06070889号