（产通社，6月13日讯）联华电子与全球电子设计创新领导厂商——益华计算机(Cadence)共同宣布，针对联华电子65纳米制程，推出以通用功率格式(CPF)为基础的低功率参考设计流程。此参考设计流程使客户在采用联华电子低功率套件，包含了支持通用功率格式的设计单元数据库与其他硅智财时，得以实现优化的65纳米低功率设计。

此65纳米低功率参考设计流程采用联华电子的Leon测试芯片。LEON系为32位开放码RISC微处理器核心，并具备了其他包含SRAM等在内的组件。Leon芯片划分为多重电压区块，并以益华计算机低功率解决方案进行设计、验证、实作与分析。Leon测试芯片证明了结合65纳米参考设计流程与联华电子低功率套件，在面对复杂的设计挑战时，将可促进生产力的提升，加速产品上市时程，并且降低制造风险。

联华电子65纳米制程低功率参考设计流程，具备了益华计算机低功率解决方案的关键能力，包括益华计算机Incisive Unified Simulator的闸阶层低功率模拟；Encounter RTL Compiler的合成，置入低功率与可测性设计单元；利用Encounter Conformal Low Power做相等性检验与低功率设计实作检验；Encounter Test可以自动产生测试向量；SoC Encounter RTL-to-GDSII system做区块配置，电源规划，以及布局与绕线；Encounter Timing System做时序与信号完整性签核；Cadence QRC Extraction，VoltageStorm Power Encounter处理静态功率与IR分析；以及利用VoltageStorm Dynamic Gate和Virtuoso UltraSim做供电时突波电流之动态分析。此外，联华电子的低功率套件，包括其支持通用功率规格的设计单元数据库，也通过了验证，成为参考设计流程开发的其中一部份。

“联华电子与益华计算机紧密的合作，以协助芯片设计公司解决65纳米制程所面临的复杂设计议题，藉由整合后的低功率解决方案来达到更快速的量产时程。”联华电子设计技术运用副总经理钱达生表示。“透过与益华计算机持续进行的合作，我们得以提供芯片设计公司经过验证的低功率技术，以因应功耗考虑并且达成积极的产品上市时程目标。”

“这个以通用功率格式为基础的参考设计流程，系为益华计算机与联华电子双方协力之下的成果，能够促进低功率设计的实现，”益华计算机企业暨IC数字与Power Forward副总裁徐季平表示。“结合了联华电子制程技术与益华计算机的低功率解决方案，可使得双方客户在整个设计过程中维持低功率的同时，也具备有积极达成项目目标的能力。”

此参考设计流程套件包括了设计资源、实作档案、应用说明以及完整工作簿。客户将可经由联华电子业务代表取得，进一步信息请访问http://www.umc.com/chinese/news/index.asp。