【产通社，2月4日讯】日月光半导体制造股份有限公司（ASE Group；TWSE股票代码：2311；NYSE股票代码：ASX）官网消息，其与Cadence Design Systems, Inc.合作推出系统级封装（SiP）EDA解决方案，以因应扇出型基板上芯片（Fan-Out Chip-on-Substrate，FOCoS）多晶粒封装的设计与验证挑战。这套解决方案是由SiP-id（系统级封装智能设计）的设计套件以及新方法所组成的平台——SiP-id是功能增强的参考设计流程，包含Cadence提供的IC封装与验证工具；而新的平台则是将晶圆级、封装级、以及系统级的设计需求整合到一个统一、自动化的流程中。透过采用SiP-id，与现有的先进封装EDA工具相比，设计人员能大幅减少重复修改与提升生产力，并缩短设计及验证高复杂度SiP封装设计的时间。

现今的智能科技环境下，创新业者不断地设计能够整合更多功能、提供更高与更快效能、以及更低功耗的装置，并将所有的组件都封装在日益狭小的有限空间中。从智能型手机与穿戴装置的高接受度、以及人工智能、自驾车与物联网（IoT）的快速进展来看，随着科技已成为人类日常生活不可或缺的一部分，也使IC封装在电子产业中扮演着前所未有的重要角色。这些进展为日月光带来了庞大的商机，可将其SiP技术的运用范畴从封装级扩大到模块级、电路板级、以及系统级的整合。

过去IC封装工程师利用标准的EDA设计工具，再结合无须严格定义的设计规则，便能为其封装组件进行布局设计。然而，此作法在设计今日的先进多晶粒封装时，将面临诸多限制。针对SiP以及先进扇出型封装的设计与验证提供更全面性的做法，日月光和Cadence密切合作，利用功能增强的Cadence IC封装与验证工具，为日月光的先进IC封装技术量身打造出包含设计套件、平台、以及简化与自动化的参考设计流程。在一个具备高接脚数晶粒的典型使用案例中，与现有以手动操作的工具相比，利用SiP-id与相关参考流程和平台的封装工程师设计所需的时间，从超过6小时缩短到仅需17分钟。

日月光即日起可提供SiP-id设计套件。查询进一步信息，请访问官方网站http://www.aseglobal.com，或联系jennifer.yuen@aseus.com。    （完）