【产通社，1月21日讯】楷登电子（Cadence Design System, Inc.；NASDAQ：CDNS）官网消息，海思半导体（HiSilicon）完成对Cadence Innovus设计实现系统的评估，将其用于28纳米和高级鳍式场效电晶体数字信号处理器（FinFET DSP）的设计项目。Innovus设计实现系统不仅助力海思半导体实现1.2GHz最佳性能目标，而且对比前代方案进一步缩小20%产品面积。

海思半导体后端设计部部长夏禹表示，“我们决定采用Innovus设计实现系统。它不仅能达到我们的目标频率，还能显著缩小DSP模块面积。Cadence的解决方案为复杂高阶工艺节点设计专门打造，不仅能够充分满足客户对产品的要求，产品上市时间也大幅缩短。”

Cadence数字与签核事业部资深副总裁兼总经理Anirudh Devgan博士表示，“Innovus设计实现系统专为大规模复杂设计打造，解决产品性能以及功耗，性能和面积（PPA）面临的挑战；事实证明，它已经帮助海思半导体实现了PPA和项目周转时间的全面完善。需要特别指出的是，产品面积大幅缩小后依然能实现最高频率目标，不仅帮助海思半导体缩短了实现时间，还节约了大规模设计的研发成本。”


应用特点


Innovus设计实现系统采用GigaPlace解算器为基础的布局技术、GigaOpt低功耗优化、CCOpt并发时钟及数据通路优化引擎等先进技术，充分应对高难度的复杂设计。同时，Innovus设计实现系统采用大规模并行处理架构，核心算法能够利用多线程分布式计算，这大幅度提升了使用行业标准硬件进行设计的容量和运行速度。上述先进技术使得海思半导体无需对数百万单元尺寸的设计模块使用层次化实现方法。

作为下一代物理设计实现解决方案，Innovus设计实现系统可助开发者在实现高质量设计与最佳PPA的同时加快产品上市速度。


供货与报价


查询进一步信息，请访问官方网站http://www.cadence.com/products/di/innovus_implementation_system/pages/default.aspx。    （完）