【产通社，12月7日讯】楷登电子（Cadence Design System, Inc.；NASDAQ：CDNS）官网消息，其针对展讯SC9830A四核芯片系统（SoC）平台要求，开发出了一款虚拟参考设计套件。借助此套件，双方共有客户能够缩短移动产品和应用设计周期，最长达12周，包括用于原理图设计、PCB设计、具有电源感知的信号完整性（SI）和电源完整性（PI）sign off级的仿真分析。

Spreadtrum硬件工程高级副总裁John Rowland表示，“我们与Cadence精诚合作，利用Sigrity技术共同开发虚拟参考设计套件，有了这款套件，客户在我们的SC9830A四核SoC中进行设计时会更加轻松。现在，我们的客户能自行优化产品的成本和性能，充分发挥展讯SC9830A的全部功能，轻松应对上市时间不断缩短的严峻挑战。”


产品特点


此虚拟参考设计套件旨在为工程师使用展讯SC9830A四核SoC设计目标PCB方案提供指导。用户可以直接采用SC9830A参考PCB设计套件，并将相关部分复用于自己的设计，从而按需迅速调整其他部分。虚拟参考设计套件包括可以直接复用的PCB设计相关数据和分析模型，适用于：
 ·Cadence Allegro PCB Designer（原理图和PCB设计）；
 ·Cadence Sigrity PowerDC（直流电源完整性）技术；
 ·Cadence Sigrity Power SI（频域电源完整性）技术；
 ·Cadence Sigrity面向LPDDRn，具有电源感知的信号完整性（SI）分析技术。


供货与报价


查询进一步信息，请访问官方网站http://www.cadence.com/products/sigrity/Allegro_Sigrity_Power_Aware_SI_Option/pages/default.aspx。    （完）