【产通社，9月5日讯】Cadence设计系统公司（NASDAQ: CDNS）消息，中芯国际集成电路制造有限公司（SMIC；NYSE股票代码：SMI；HKEX股票代码：981）已采用Cadence数字工具流程，应用于新款SMIC Reference Flow 5.1，一款为低功耗设计的完整的RTL-GDSII 数字流程。Cadence流程结合了先进功能，以帮助客户为40纳米芯片设计提高功率、性能和面积。流程中使用的Cadence工具有：RTL Compiler、Encounter Digital Implementation System、Encounter Conformal Low Power、Cadence QRC Extraction、Tempus Timing Signoff Solution、Encounter Power System、Physical Verification System和Cadence CMP Predictor。

SMIC新款Reference Flow 5.1支持Cadence时钟同步优化技术（CCOpt），这是Cadence Encounter?数字实现系统的关键特征。其认证过程显示：与传统的时钟树综合方案相比，CCOpt能够在SMIC 40纳米流程上降低14%的功耗、节省11%的面积、提高4%的性能。
- Cadence的层次化低功耗数字流程，结合了最新版本的流行功率格式CPF2.0。
- Cadence的物理验证系统（PVS），包括中芯国际的首个使用Cadence PVS的在线40纳米DRC/LVS 验证规则文件，以及SMIC首个40纳米的Dummy Fill规则文件。
- GigaOpt技术，进行了RTL-to-GDSII的核心优化。

查询进一步信息，请访问官方网站http://www.smics.com。（文洁，博达公关）