【产通社，8月15日讯】Cadence设计系统公司（NASDAQ: CDNS）消息，上海华力微电子有限公司基于Cadence Encounter数字技术交付出55纳米平台的参考设计流程。从现在起，华力微电子首次在其已建立的55纳米工艺平台上实现了从RTL到GDSII的完整流程，它也是Cadence与上海华力紧密合作的结果。
 
在该流程中所使用的Cadence数字工具包括RTL Compiler、Encounter Digital Implementation 系统、Conformal LEC、QRC Extraction、Encounter Timing系统、Encounter Power系统和Physical Verification系统。除了Cadence工具以外，全芯片流程彰显华力微电子55纳米库、存储器IP和IO功能特色。

查询进一步信息，请访问官方网站http://www.cadence.com，以及http://www.hlmc.cn。