【产通社，5月22日讯】Cadence设计系统公司 (NASDAQ:CDNS) 消息，其Tempus时序签收解决方案是一款新的静态时序分析与收敛工具，旨在帮助系统级芯片(SoC)开发者加速时序收敛，将芯片设计快速转化为可制造的产品。Tempus时序签收解决方案代表了时序签收工具的一种新方法，它不仅使客户压缩时序签收收敛与分析的时间，实现更快流片（tape out），同时又能减少不必要的对时序分析结果的悲观，降低设计的面积和功耗。

Cadence公司总裁兼首席执行官陈立武表示，“Cadence的使命就是帮客户打造伟大和成功的产品。在当今复杂的系统级芯片上，能及时实现设计收敛从而抓住上市时机是一项重大的挑战。为了应对这项挑战，我们与客户及行业合作伙伴紧密合作，共同开发出了Tempus时序签收解决方案。”

产品特点

Tempus时序签收解决方案的先进功能能够处理包含了数亿单元实例的设计，同时又不会降低准确性。客户初步使用结果显示，Tempus时序签收解决方案能在数天时间内即在一个设计上实现时序收敛，而传统的流程在同一设计上可能要耗费数周的时间。

Tempus时序签收解决方案中推出的新功能有：
 . 市场上第一款大型分布式并行时序分析引擎，它可以扩展到使用多达数百个CPU。
 . 并行架构使得Tempus时序签收解决方案能分析含数亿实例的设计，同时又不会降低准确性。
 . 新的基于路径式分析引擎，利用多核处理，可以减少对时序分析结果的悲观。利用其性能上的优势，Tempus时序签收解决方案对基于路径式分析的使用可以比其他的解决方案更为广泛。
 . 多模多角(MMMC)分析和考虑物理layout的时序收敛，采用多线程和分布式并行时序分析。

供货与报价

Tempus时序签收解决方案预计在2013年第3季度上市。查询进一步信息，请访问官方网站http://www.cadence.com。（文洁，博达公关）