【产通社，12月27日讯】自从2004年发现石墨烯这种柔性的二维石墨形式(想象一下1个原子厚的铅笔芯)以来，世界各地的研究人员一直在努力开发这种高性能材料的商业应用。

石墨烯的强度是钢的100至300倍，最大电流密度比铜大几个数量级，这使它成为地球上最强、最薄、迄今为止最可靠的导电材料。因此，它是一种非常有前途的互连材料，互连是现代世界中计算机和其他电子设备中连接微芯片上数十亿个晶体管的基本组件。

二十多年来，互连一直由铜制成，但随着包含铜的电子元件缩小到纳米级，这种金属遇到了基本的物理限制。“当你减小铜线的尺寸时，它们的电阻率会猛增，”电子和计算机工程系的教授Kaustav Banerjee说。“电阻率是一种不应该改变的材料属性，但在纳米尺度上，所有属性都会改变。”

“无论是什么组件，无论是电感器、互连、天线，还是任何你想用石墨烯做的事情，只有找到一种将石墨烯直接合成到硅片上的方法，工业才会向前发展，”Banerjee说。他解释说，所有与晶体管相关的制造过程都被称为“前端”，晶体管是最先制造出来的要在后端合成某种东西，也就是在晶体管制造出来之后，你面临着一个严格的热预算，温度不能超过约500摄氏度。如果硅晶片在用于制造互连的后端工艺中变得太热，芯片上已经存在的其他元件可能会被损坏，或者一些杂质可能会开始扩散，从而改变晶体管的特性。

现在，经过十年来对实现石墨烯互连的探索，Banerjee的实验室开发出了一种实现高导电性、纳米级掺杂多层石墨烯(DMG)互连的方法，这种互连与集成电路的大规模制造兼容。一篇描述这一新过程的论文在2018年IEEE国际电子设备会议(IEDM)上被评为最佳论文之一，来自230多篇被接受进行口头陈述的论文。这也是《自然电子》杂志第一期年度“IEDM集锦”中仅有的两篇论文之一。

Banerjee在2008年IEDM会议上首次提出了使用掺杂多层石墨烯的想法，并一直致力于此。2017年2月，他通过高温下多层石墨烯的化学气相沉积(CVD)在实验上实现了这一想法，随后将其转移到硅片上，然后对多层石墨烯进行图案化，随后进行掺杂。对宽度低至20纳米的DMG互连导电性的电学表征证实了2008年提出的想法的有效性。然而，该工艺不是“CMOS兼容的”(制造集成电路的标准工业规模工艺)，因为CVD工艺的温度远远超过后端工艺的热预算。

为了克服这一瓶颈，Banerjee的团队开发了一种独特的压力辅助固相扩散方法，用于在后端CMOS工艺中使用的典型电介质基底上直接合成大面积的高质量多层石墨烯。在冶金学领域众所周知并经常用于形成合金的固相扩散，包括对紧密接触的两种不同材料施加压力和温度，以使它们相互扩散。

Banerjee团队以一种新颖的方式运用了这项技术。他们首先将石墨粉末形式的固相碳沉积到优化厚度的镍金属沉积层上。然后，他们对石墨粉加热(300摄氏度)并施加额定压力，以帮助分解石墨。碳在镍中的高扩散性允许它快速穿过金属膜。

有多少碳流过镍取决于它的厚度和它所含的颗粒数量。“颗粒”是指沉积的镍不是单晶金属，而是多晶金属，这意味着它具有两个单晶区域彼此相遇但没有完全对齐的区域。这些区域被称为晶界，外部粒子——在这种情况下，是碳原子——很容易通过它们扩散。碳原子然后在镍的另一个表面上重组，更靠近电介质基底，形成多个石墨烯层。

Banerjee的小组能够控制生产最佳厚度石墨烯的工艺条件。“对于互连应用，我们知道需要多少层石墨烯，”Banerjee实验室的博士生、2018年IEDM论文的第一作者蒋俊凯说。“因此，我们优化了镍的厚度和其他工艺参数，以精确地获得我们想要的电介质表面的石墨烯层数。”随后，我们简单地通过蚀刻去除镍，这样剩下的只是非常高质量的石墨烯——实际上与通过CVD在非常高的温度下生长的石墨烯质量相同，”因为我们的工艺涉及相对较低的温度，不会对芯片上的其他制造元件(包括晶体管)构成威胁，所以我们可以在它们上面制作互连。"

Banerjee已经就该工艺申请了临时专利，克服了迄今为止阻止石墨烯取代铜的障碍。一句话，石墨烯互连有助于创造更快、更小、更轻、更灵活、更可靠和更具成本效益的集成电路。Banerjee目前正在与有兴趣获得这种CMOS兼容石墨烯合成技术许可的行业合作伙伴进行谈判，这可能为第一种进入主流半导体行业的2D材料铺平道路。

查询进一步信息，请访问官方网站https://nrl.ece.ucsb.edu/spotlights/cmos-compatible-graphene。（镨元素，产通数造）