当你去自己喜爱的电子商店的时候，你是否注意到最新的一些USB2.0设备? USB2.0正在侵入市场，它拥有40倍于USB1.1的速度；对比于IEEE1394(也叫做“火线”或“1394”) ，USB2.0传输速度更快，更便宜，而且更易于实现。据估计40%的USB2.0器件可望应用在特大容量的存储器领域，如硬盘、CD-ROM、DVD、Zip驱动器、闪存卡(CF Card)等等。

USB1.1规格产生了二种速度模式：低速模式和全速模式。低速模式工作速率为1.5Mbps，它主要应用于像鼠标和键盘这些低带宽的设备。全速模式工作速率为12Mbps，无数设备工作在这个速率，包括储藏器、网络摄像头、音箱喇叭、打印机等等。

USB2.0标准是一个以480Mbps为工作速率的“高速度”模式。对于一个利用USB全速模式与PC通信的硬盘来说，12Mbps的数据率是一个瓶颈。在USB2.0标准定义的高速模式里面，这个瓶颈得到了缓和。

USB2.0向下兼容USB1.1。如果一个高速USB设备被插入USB1.1的主机，它们之间的通信将会以全速模式速率来进行；然而，任何一个USB设备被插入到USB2.0主机的话, 通信都将会以480Mbps来进行。

改变信号设备的电压可以很简易地增加传输速率。低速模式和全速模式使用3.3V高电平和0V低电平。高速模式的信号维持使用0V低电平, 但高电平使用400mV；除了使信号能够在线路上以一个很高的频率来进行交换，较小的信号漂移在改善信号质量的同时也减少了EMI(电磁干扰，Electromagnetic Interference)。

从USB主机或集线器到USB设备，USB线缆提供了五个电气连接点，分别为VBUS、D+、D-、GND和一个屏蔽保护(Shield)。D+和D-是用于数据传输的差分信号，但是, 他们不总是差分的；例如, 在全速模态中，由于D+和D-同时降低为低电平而发出信息包尾(EOP，End-of-Packet)标志符。VBUS是一条电源线路，额定值为+5V和500A。然而，如果一个USB设备未被主机配置的时候，该设备的电流将被限制在100mA以内。GND被用作D+和D-的接地参考以及VBUS的回路。屏蔽保护位于线缆和连接点的外部，它被用来减少ESD(静电释放，Electrostatic Discharge )、EMI以及RFI(射频干扰，Radio Frequency Interence)。

电路板设计的方式和所使用的元器件对电信号质量都具有非常大的影响。因此，电路板一定要正确地使用这些连接点，并且能够提供符合D+和D-所需的联结终端。

在USB 2.0技术标准发布的同时，也作了一些关于USB法规方面的更改。负责USB技术标准及兼容性相关问题的USB-IF (USB实施者论坛，USB Implementers Forum)正式组成股份制公司，给予使用USB IP (知识产权，Intellectual Property)以更多合法的管理及控制。新的USB标示已被设计；当使用USB标准时候，使用者必须提供新的授权协定(Licensing Agreement)。

USB-IF正试图确保所有的USB设备、主机及集线器相互兼容。当产品被不同的公司设计而且以高速模式进行操作的时候，这将会是一项大挑战。新的授权协定包括要求这些公司必须遵从USB技术标准以及通过委托兼容性测试才能贴上新的标示进行销售USB产品。这个测试确保USB设备被其他的设备兼容以及遵从USB的电气标准和机械标准。这些测试将会在USB-IF的兼容性车间或者第三方授权的测试工作室里面进行。

电气兼容性测试

理解USB设备所执行的电气测试类型，有助于正确地设计一个PCB电路板。本文将会把重心集中在高速USB设备上，因为这明显是PCB设计面临挑战之所在。作者的经验主要来自外围设备的设计和测试，所以我们将重心集中在高速USB设备的测试上(这些原理同样地适用于主机端USB的设计)。

高速USB设备要通过以下的电气测试：高速和全速信号完整性测试，高速线性调频脉冲测试，高速接收器敏感度测试，信号线的直流电平测试，以及VBUS的侵入电流(Inrush Current)测试。下面提供的测试内容定会对你的PCB设计有明显的用处。

高速和全速信号完整性测试

信号完整性测试的目的就是为了检验D+和D-信号线是否符合定时和电气要求。部份测试将会把一个设备通过已被USB标准定义的测试模式来完成。在这个测试模式里，该设备不断地传送某个预定的数据包，然后用示波器来测量该数据包，通过波形对位重叠部分进行独立的位时间(Bit Time)分析。这个结果是一个曲线图，被称为“眼图”(见图1、2)。

“眼图”是设备的信号发送器上升沿和下降沿时间、信号水平以及抖动等情况的简明表示。“眼图”能清晰地表示设备的信号发送器是否符合电气标准的要求。其他的测量被用于确定信息包尾的宽度以及信号速率这些参数。这些测试在高速和全速模式下执行，用以验证设备功能是否适用于两种信号速率。

图1: 眼图1

高速模式的“眼图”的测量是用一个10GSps (GigaSamples/s) 的数字示波器及一个高带宽的差分探头。为检验USB2.0兼容性，这些数据被输送到MATLAB工程软件里面进行处理。阴影部分表示违反标准部分；如果“眼图”波形进入阴影区域之内说明这个设备没有通过测试。

图2: 眼图2

全速模式的“眼图”测量使用一个带有(两个)单端高带宽活性探头的数字示波器。USB-IF同时也为MATLAB.提供测试脚本。

高速线性调频脉冲测试

一个设备和主机使用一次握手确定它们是否具备高速处理能力。高速设备通过线性调频脉冲(Chirp)发出握手信号。如果主机控制器或集线器支持高速模式，当它检测到调频脉冲的时候就会响应握手，进而启动高速通信；否则，主机控制器或集线器将检测不到调频脉冲而没有响应，启动的将是全速模式通信而非高速通信模式。图3给出高速检测及握手过程顺序的一个例子。

图3：高速检测及握手过程

高速线性调频脉冲的测量使用(两个)单端高带宽活性探头。1通道是D-；2通道是D+。D+被升起然后下降，经过一个简短的时段之后D-在3ms的地方升起，D+和D-然后触发三次，紧接着高速终端就开始工作了。

在兼容性测试当中，测量线性调频脉冲用来证实设备能否符合必需的定时、电压和高速终端的要求，因而决定能否与其他设备兼容。

高速度接收器敏感度测试

在高速模式里使用较低的信号水平，接收器的敏感度将会是一个重要的表现特性。接收器必须利用电压水平机制判断一个信号是否有效；若该信号处于最低电平之上就视为有效；反之无效，从而忽略该信号。测量接收器的敏感度的时候，应该先将设备置于另一测试模式。在这个测试当中，一个数据产生器将不断地向设备发送IN标记数据包(见图4)；设备将会以NAK(否定应答，Negative Acknowledgement)数据包对其收到的任意IN标号做出响应。直到设备停止响应，这些IN标记的信号水平才会降低；设备停止响应时候的电压水平被用于证明这个设备是否符合敏感度的要求。

图 4：高速度接收器敏感度测试。其中，高速度接收器敏感度的测试使用高带宽的差分探头。一个数据发生器将不断地产生并发送IN标记(一个很小的数据包)到设备；设备以NAK进行响应。IN标记的电压水平只有在设备停止响应的时候才会降低

设计

在寻求设计USB 2.0兼容设备的道路上，正确选择合适的芯片对于整个设计来说是至关重要的。如果被选择的USB芯片具有很好的信号特征，板卡设计以及测试就会变得相对简单；然而，如果被选择的USB芯片的信号特征不好，对于整个PCB设计来说，那将会是一场噩梦。事实上，无需为你设计的PCB板能否令最终产品通过兼容性测试而担忧太多。最起码，芯片应该已经通过兼容性测试以及USB-IF认证。如果你在众多的产品中选用能够通过严格测试的芯片，相信你的设计同样会进展得非常顺利；因为不但生产商自己会对这些芯片的兼容性做非常详细的检查，它的竞争对手同时也会。

图 5: USB2.0 ATA/ATAPI桥电路板的安装ISD-300 

USB数据信号布线

相对12Mbps来说，480Mbps对于USB1.1具有更大的威胁性。所幸运的是，选定D+和D-线路并不需要一个射频专家。按照以下的简单规则进行设计，你会发现要达到良好的信号质量并不是那么难。

第一个规则就是要给D+和D-一个90 的差分阻抗以避免反射和噪声。图6所示是一个4层PCB，栈叠厚1.6mm的设计。D+和D-布线被选定在GND面之上。要调整好线路宽度及D+和D-的线路间距；每条线路宽度是0.4mm，线路间距是0.18mm。对于不同尺寸的PCB，请参阅PCB制造商提供的适当的栈叠厚度、线路宽度及线路间距。在PCB板离开生产车间的同时，制造商们也会提供他们的测试阻抗值。GND面一定足够坚固，以避免裂开；若十分有必要拆分GND面，谨记，千万不要在D+和D-下面拆分。

图 6：厚1.6mm的4层PCB板的栈叠

这是一个差分阻抗为90 的(4层，厚1.6mm)PCB板的典型栈叠。D+和D-线路宽度是0.4mm，两线路间距是0.18mm。对于其他尺寸的PCB板上被调整过的差分阻抗，制造商会给你推荐合适的栈叠。

D+和D-应该被分配少于2.5mm的长度以避免信号产生偏移。信号偏移会导致交叉电压在信号完整性测试当中受到影响。因为USB2.0标准允许连接器与收发器之间的信号传播时间是1ns，所以信号线路的长度必须保持在75mm之内(推荐使用20-30mm)。同时为防止线路阻抗中断而导致信号反射，应避免D+和D-布线通过VIAS(语音干扰分析系统，Voice Interference Analysis System)。

根据所选用的USB芯片需要，终端负载的串联电阻应该尽量地靠近收发器的引脚；同样，其他连接D+和D-的被动元器件的焊点应该尽可能靠拢；从信号线到焊点的长线头也会产生反射而影响信号的质量。这些不连续产生的噪音不仅会使得设计很难通过兼容性测试，同时高频信号元件也会产生射频辐射而导致设计难以通过随后的EMC(电磁兼容性，Electromagnetic Compatibility)测试。通过“刮痕处理”(Scratch)能使整个设计明洁，比修复带噪音干扰设计来说就简单得多。

为了进一步减少噪声，可以把USB连接器放在一个半岛状的突出面上，这可以通过切除连接器周边的VCC和GND来实现(D+和D-线路里面的例外)。当然，你也可以使时钟线路和其他高频信号远离D+和D-线路以减少噪音。

图7给出一个比较理想的关于D+和D-的线路板布局图；它证明了以上所描述规则的正确性。第一层和第四层都是信号层(D+和D-的线路处于第一层上)，第二层是GND面，第三层是VCC面。值得注意的是，除了连接器周围的半岛外，GND面必须坚固而没有裂痕。

图 7：D+和D-线路的理想布局图

图7展示了理想的D+和D-线路布局。我们要注意那些串联电阻和上拉式电阻的焊点是分布在信号线路上面的，以及它们是怎样分布在USB芯片周边的。第二层是坚固的GND面，用来放置适当的(D+和D-)差分阻抗。

电源与接地

USB设备不是从VBUS总线上得到供电，就是“自给供电”(self-power)——从其他带电源那里获得供电。如今市面上的USB芯片大约消耗200mA的电流。如前面所说，在主机允许之前USB不应该“吸取”大于100mA的电流；这意味着今天的USB 2.0芯片很自然地适合于“自给供电”设计。

由于大多数的设备工作在3.3V/200mA状态下，因此最好是使用3.3V/300mA±5%的电源。总线供电设备需要支持一种被称为挂起(Suspend)的低功率状态。为到达这种效果，供电源应该能够调整负载电流(Load Current)到约100µA的幅度。

数字式电源是非常嘈杂的，需要体积庞大的存储及去耦电容才能令它变得安静。通常，应该使用两个10µF低ERS的电容器获取大容量。在这方面，陶瓷电容比较出色。同时，应该在USB芯片的每个电源引脚上接一个0.1µF的去耦电容。线路板上的模拟VCC、模拟GND及数字VCC、数字GND之间应保持物理性距离。这就是说，电源面应被分离从而可以提供分立的模拟VCC区域。图8给出了一个这样的例子——模拟GND面直接放置在第四层的模拟VCC面上。

图8：模拟VCC与数字VCC的理想隔离

图8展示在第三层中，模拟VCC与数字VCC的理想隔离。模拟GND面在第四层的大小和位置跟模拟VCC一样。USB芯片的在第一层上的位置也给出，以供参考。

在“自给供电”设计中，若有必要减少EMI及RFI，输入电压(VIN)应该被滤去。如果PCB板只提供电源给线路(USB接口除外)的话，那么输出头就需要额外的储存电容量。

其他考虑因素

除了USB信号，还有其它一些信号需要特别注意。大存储设备可能需要串联终端。这些电阻应该尽可能地靠近USB芯片；同样的道理也适用于晶振的放置。当然，时钟线路应该远离其他高频线路。

有时，VBUS易受到ESD(静电释放)的影响。一个简单的RC滤波器可以使VBUS免受影响。RC滤波器同样可以为USB芯片提供复位(Reset)功能，而专用的复位芯片更可以提供节电保护。

故障修理

不是所有的设计在第一次运行的时候都表现得很好。对于这种情况，如果你具备相当的故障处理经验就变得唾手可得了。其实，从USB的兼容性测试结果当中可以查出很多设计当中产生的问题的根本原因。请参考下表，以了解一些设计过程中常发生的问题及其原因。

常见问题	可能导致问题的原因
高速/全速信号完整性测试显示较多的抖动	模拟VCC和模拟GND没有与数字VCC和模拟GND充分地隔离 PCB板上的带噪线路导致信号产生较高的抖动 D+和D-连接了型式错误的共态扼流圈
在高速/全速信号完整性测试当中，EOP（信息包尾）没有被检测到或者超出了标准	EOP受到了扼流圈的干扰
交叉电压超出了指定的范围	D+和D-线路上配置的阻抗不正确 D+和D-线路长度不符合标准
线性调频脉冲开始时刻的电压值太高以及在“挂起状态”超出了标准	3.3V的直流电压面被一条或多条+5.0V的ATA/ATAPI线路反向供电。使用一个稳压器使电压钳定在3.3V，或者在VCC与GND之间添加一个1.5k 的电阻 接收器的敏感度不合格。模拟VCC没有被完全地隔离或者VCC线路有噪音 D+和D-下面的GND面有裂痕 D+和D-连接了错误类型的共态扼流圈

结论

从USB 1.1全速模式到USB 2.0高速模式，具备40倍速度的提升是非常吸引人的。它打开了高速设备的市场以及为用户带来了更佳的体验效果。它不但便宜而且易于实现。设计一个兼容USB2.0的PCB板不会像设计USB 1.1那样无趣。秘密就在于你动手之前要有所计划。如果你遵循本文所讨论的简单的设计规则，你就会觉得设计变得相当的简单；也可以使得你第一次设计的产品同时符合USB兼容性、EMI和ESD的需求。

作者简介
Michael M. Abraham于2000年从博里汉姆扬大学(Brigham Young University)获得了他的计算机工程学士学位，并于同年加入ISD (In-System Design，已被Cypress收购)。他现在从事为日本及美国的存储器大公司提供客户PCA(Printed Circuit Assembly)工程设计的工作。
David Luke于1993年从博里汉姆扬大学获得电气工程硕士学位，并于1995年加入ISD。他现职为USB-IF MSCWG(Mass Storage Class Working Group)的主席，目前正在研发他的第七块USB IC。

译文刊登于《无线电技术》；翻译：苏宇。进一步信息，请访问http://www.wxdjs.com。