现代数字集成电路(IC)主要使用CMOS工艺制造。CMOS器件的静态功耗很低，但是在高速开关的情况下，CMOS器件需要电源提供瞬时功率，高速CMOS器件的动态功率要求超过同类双极性器件。因此必须对这些器件加去耦电容以满足瞬时功率要求。
1．集成电路封装
现在集成电路有多种封装结构，对于分离元件，引脚越短EMI问题越小。因为表贴器件有更小的安装面积和更低的安装位置，因此有更好的EMC性能，因此应首选表贴器件。甚至直接在PCB板上安装裸片。
IC的引脚排列也会影响EMC性能。电源线从模块中心连到IC引脚越短，它的等效电感越小。因此VCC与GND之间的去耦电容越近越有效。
无论是集成电路、PCB板还是整个系统，时钟电路是影响EMC性能的主要因素。集成电路的大部分噪声都与时钟频率及其多次谐波有关。因此无论电路设计还是PCB设计都应该考虑时钟电路以减少噪声。合理的地线、恰当的去耦电容和旁路电容能减小辐射。用于时钟分配的高阻抗缓冲器也有助于减小时钟信号的反射和振荡。
对于使用TTL和CMOS器件的混合逻辑电路，由于其不同的开关/保持时间，会产生时钟抖动、信号和电源的谐波。为避免这些潜在的问题，最好使用同系列的逻辑器件。由于CMOS器件的门限宽，现在大多数设计者选用CMOS器件。由于制造工艺是CMOS工艺，因此微处理器的接口电路也优选这种器件。需要特别注意的是，未使用的CMOS引脚应该接地线或电源。
在MCU电路中，噪声来自没连线/终端的输入，以至MCU执行错误的代码。
它也是设计微控制器接口首选的逻辑系列产品，这些微控制器也是基于CMOS技术制造的。关于CMOS设备，应该注意的是不用的输入引脚要悬空或者接地。在MCU电路中，噪声环境可能引起这些输入端运行混乱，还导致MCU运行乱码。
2．电压校准
对于典型的校准电路，适当的去耦电容应该尽可能近地放置在校准电路的输出位置，因为在跟踪过程中,距离在校准的输出和负荷之间将会对电感产生一定影响，并引起校准电路的内部振动。一个典型例子，在校准电路的输入和输出中，加上0.1uF的去耦电容可以避免可能的内在振动和也能过滤高频噪声。除此之外，为了减少输出脉动，要加上一个相对大的旁路电容(10uF/A)。
为校准电路选择旁路和去耦电容时，电容要放到离校准装置尽可能近的地方。
3．线路终端
当电路在高速运行时,在源和目的间的阻抗匹配非常重要。因为错误的匹配将会引起信号反馈和阻尼振荡。过量的射频能量将会辐射或影响到电路的其它部份，引起EMI问题。信号的端接有助于减少这些不需要的结果。
信号端接不但能减少在源和目的之间匹配阻抗的信号反馈和阻尼震荡，而且也能减缓信号边沿的快速上升和下降。
有很多种信号端接的方法，每种方法都有其利弊。下面给出了信号端接方法一览表。
端接类型 相对成本 增加延迟 功率需求 临界参数 特性
串联 低 是 低 RS = Z0 = R0 好的DC噪声极限
并联 低 小 高 R = Z0 功率消耗是一个问题
RC 中 小 中 R = Z0
C = 20-600pF 阻碍带宽同时增加容性
Thevenin 中 小 高 R = 2 x Z0 对CMOS需要高功率
二极管 高 小 低 - 极限过冲；二极管振铃
进一步信息，请访问http://www.freescale.com.cn/download_center/count/mcu/EMC_AN2321.asp，或参照英文原文《Designing for Board Level Electromagnetic Compatibility》编号AN2321/D，具体链接为http://www.freescale.com/files/microcontrollers/doc/app_note/AN2321.pdf。
